这 esda 家族 有 被 设计 至 clamp 快
尖刺 像 静电释放. 一般地 这 pcb designers
需要 至 计算 容易地 这 夹紧 电压 v
CL
.
这个 是 why 我们 给 这 动态 阻抗 在
增加 至 这 classical 参数. 这 电压
横过 这 保护 cell 能 是 计算 和
这 下列的 formula:
V
CL
= v
BR
+ rd i
PP
在哪里 ipp 是 这 顶峰 电流 通过 这 esda cell.
动态 阻抗 度量
这 短的 持续时间 的 这 静电释放 有 led 美国 至 prefer
一个 更多 adapted 测试 波, 作 在下 定义, 至 这
classical 8/20
µ
s 和 10/1000
µ
s surges.
2.5
µ
s 持续时间 度量 波.
作 这 值 的 这 动态 阻抗 仍然是
稳固的 为 一个 surge 持续时间 更小的 比 20
µ
s, 这
2.5
µ
s rectangular surge 是 好 adapted. 在 增加
两个都 上升 和 下降 时间 是 优化 至 避免 任何
parasitic phenomenon 在 这 度量 的
rd.
计算 的 这 clamping 电压
使用 的 这 动态 阻抗
2µs
tp = 2.5µs
t
I
Ipp
ESDA6V1U1 ESDA6V1U1
3/6