结合体 的 resistive 负载 >10k
Ω
和 电容的
负载 <50pf.
电源-在 重置
这 max5383/max5384/max5385 有 一个 电源-在
重置 电路 至 设置 这 dac
’
s 输出 至 0 当 v
DD
是
第一 应用 或者 当 v
DD
dips 在下 1.7v (典型值). 这个
确保 那 unwanted dac 输出 电压 将 不
出现 立即 下列的 一个 系统 startup, 此类 作
之后 一个 丧失 的 电源. 这 输出 glitch 在 startup 是 典型值-
ically 较少 比 50mv.
关闭 模式
这 max5383/max5384/max5385 包含 三 软-
ware-控制 关闭 模式 那 减少 这 供应
电流 至 <1µa. 所有 内部的 电路系统 是 无能, 和 一个
知道 阻抗 是 放置 从 输出 至 地 至
确保 0v 当 在 关闭. 表格 2 详细信息 这 三
关闭 模式 的 运作.
数字的 部分
3-线 串行 接口
这 max5383/max5384/max5385s
’
数字的 接口 是
一个 标准 3-线 连接 兼容 和
spi/qspi/microwire 接口. 这 碎片-选择 输入
(
CS
) frames 这 串行 数据 加载 在 这 数据-输入 管脚
(din). 立即 下列的
CS
’
s 高-至-低 转变,
这 数据 是 shifted synchronously 和 latched 在 这
输入 寄存器 在 这 rising 边缘 的 这 串行 时钟 输入
(sclk). 之后 16 位 有 被 承载 在 这 串行
max5383/max5384/max5385
低-费用, 低-电源, 8-位 dacs 和 3-线
串行 接口 在 sot23
8 _______________________________________________________________________________________
REF
控制 逻辑
数据 获得
地
输出
V
DD
电流-steering
DAC
串行 输入 registersclk
DIN
CS
255
8
MAX5383
MAX5384
MAX5385
图示 1. 函数的 图解
SW1 SW2 SW255
输出
V
REF
图示 2. 电流-steering dac topology
输出 电压
dac 代号
[D11–D4]
MAX5383 MAX5384 MAX5385
1111 1111
2V
×
(255/256)
4V
×
(255/256)
0.9
×
V
DD
×
(255/256)
1000 0000 1V 2V 0.9
×
V
DD
/ 2
0000 0001 7.8mv 15.6mv 0.9
×
V
DD
/ 256
0000 0000 0 0 0
表格 1. 单极的 代号 输出 电压
: 点此下载
