adsp-bf531/adsp-bf532/adsp-bf533
rev. 0 | 页 9 的 56 | march 2004
看门狗 计时器
这 adsp-bf531/2/3 处理器 includes 一个 32-位 计时器 那 能
是 使用 至 执行 一个 软件 看门狗 函数. 一个 软件
看门狗 能 改进 系统 availability 用 forcing 这 proces-
sor 至 一个 知道 状态 通过 gene限定 的 一个 硬件 重置,
非-maskable 中断 (nmi), 或者一般-目的 中断, 如果
这 计时器 expires 在之前 正在重置 用 软件. 这 程序-
mer initializes 这 计数 值 的 这 计时器, 使能 这
适合的 中断, 然后 使能 这 计时器. thereafter, 这
软件 必须 再装填 这 计数器在之前 它 counts 至 零 从
这 编写程序 值. 这个 protects 这 系统 从 仍然是-
ing 在 一个 unknown 状态 在哪里软件, 这个 将 正常情况下
重置 这 计时器, 有 stopped 运动 预定的 至 一个 外部 噪音
情况 或者 软件 错误.
如果 配置 至 发生 一个 硬件 重置, 这 看门狗 计时器
resets 两个都 这 核心 和 这adsp-bf531/2/3 处理器 periph-
erals. 之后 一个 重置, 软件 can 决定 如果 这 看门狗 是
这 源 的 这 硬件 重置用 interrogating 一个 状态 位 在
这 看门狗 计时器 控制 寄存器.
这 计时器 是 clocked 用 这 system 时钟 (sclk), 在 一个 最大
频率 的 f
SCLK
.
计时器
那里 是 四 一般-目的可编程序的 计时器 单位 在
这 adsp-bf531/2/3 处理器. three 计时器 有 一个 外部
管脚 那 能 是 配置 either 作 一个 脉冲波-宽度 modulator
(pwm) 或者 计时器 输出, 作 一个 输入 至 时钟 这 计时器, 或者 作 一个
mechanism 为 测量 脉冲波-widths 和 时期 的 外部
events. 这些 计时器 能 是 synchronized 至 一个 外部 时钟
输入 至 这 pf1 管脚, 一个 外部 时钟 输入 至 这 ppi_clk
管脚, 或者 至 这 内部的 sclk.
这 计时器 单位 能 是 使用 在conjunction 和 这 uart 至
measure 这 宽度 的 这 脉冲 在 这 数据 stream 至 提供 一个
自动-波特 发现 函数 为 一个 串行 频道.
这 计时器 能 发生 中断 至 这 处理器 核心 provid-
ing periodic events 为 同步, 也 至 这 系统
时钟 或者 至 一个 计数 的 外部 信号.
在 增加 至 这 三 一般-目的 可编程序的 计时器,
一个 fourth 计时器 是 也 提供. 这个 extra 计时器 是 clocked 用 这
内部的 处理器 时钟 和 是 typically 使用 作 一个 系统 tick
时钟 为 一代 的 运行 系统 periodic 中断.
串行 端口 (sports)
这 adsp-bf531/2/3 处理器 在corporates 二 双-频道
同步的 串行 端口 (sport0 和 sport1) 为 串行 和
multiprocessor communications. 这 sports 支持 这 fol-
lowing 特性:
•I
2
s 有能力 运作.
• 双向的 运作 – 各自 sport 有 二 sets 的 inde-
pendent transmit 和 receive pins, enabling 第八 途径
的 i
2
s 立体的 音频的.
• 缓冲 (8-深的) transmit 和 receive 端口 – 各自 端口
有 一个 数据 寄存器 为 transferring 数据 words 至 和 从
其它 处理器 组件 和变换 寄存器 为 shifting
数据 在 和 输出 的 这 数据 寄存器.
• clocking – 各自 transmit 和 receive 端口 能 也 使用 一个
外部 串行 时钟 或者 发生 它的 自己的, 在 发生率
ranging 从 (f
SCLK
/131,070) hz 至 (f
SCLK
/2) hz.
• 文字 长度 – 各自 sport supports 串行 数据 words
从 3 至 32 位 在 长度,transferred 大多数-重大的-位
第一 或者 least-重大的-位 第一.
• framing – 各自 transmit 和receive 端口 能 run 和 或者
没有 框架 同步 信号 为各自 数据 文字. 框架 同步
信号 能 是 发生 内部 或者 externally, 起作用的 高
或者 低, 和 和 也 的 二脉冲波 widths 和 early 或者 late
框架 同步.
• companding 在 硬件– 各自 sport 能 执行
一个-law 或者 µ-law companding符合 至itu recommen-
dation g.711. companding 能 是选择 在 这 transmit
和/或者 receive 频道 的 这 sport 没有 额外的
latencies.
• dma 行动 和 单独的-循环 overhead – 各自 sport
能 automatically receive 和 transmit 多样的 缓存区 的
记忆 数据. 这 处理器 能link 或者 chain sequences 的
dma transfers 在 一个 sport 和 记忆.
• 中断 – 各自 transmit 和 receive 端口 发生 一个
中断 在之上 完成 这 转移 的 一个 数据-文字 或者
之后 transferring 一个 全部 data 缓存区 或者 缓存区 通过
dma.
• multichannel 能力 –各自 sport 支持 128 chan-
nels 输出 的 一个 1024-频道 window 和 是 兼容 和
这 h.100, h.110, mvip-90,和 hmvip standards.
串行 附带的 接口 (spi) 端口
这 adsp-bf531/2/3 处理器 有 一个 spi-兼容 端口
那 使能 这 处理器 至 communicate 和 多样的 spi-
兼容 设备.
这 spi 接口 使用 三 管脚为 transferring 数据: 二 数据
管脚 (主控 输出-从动装置 输入, mosi, 和 主控 input-
从动装置 输出, miso) 和 一个 时钟 管脚 (串行 时钟, sck). 一个
spi 碎片 选择 输入 管脚 (spiss
) lets 其它 spi 设备 选择 这
处理器, 和 七 spi 碎片 选择 输出 管脚 (spisel7–1
) let
这 处理器 选择 其它 spi 设备. 这 spi 选择 管脚 是
reconfigured 可编程序的 标记 管脚. 使用 这些 管脚, 这 spi
端口 提供 一个 全部-duplex, 同步的 串行 接口, 这个
支持 两个都 主控/从动装置 模式 和 multimaster
环境.
这 spi 端口’s 波特比率 和 时钟 阶段/polarities 是 pro-
grammable, 和 它 有 一个 整体的 dma 控制,
configurable 至 支持 transmit或者 receive 数据 streams. 这
spi’s dma 控制 能 仅有的 service unidirectional accesses 在
任何 给 时间.
这 spi 端口’s 时钟 比率 是 计算 作:
在哪里 这 16-位 spi_波特 寄存器 包含 一个 值 的 2 至
65,535.
spi 时钟 比率
f
SCLK
2
spi_波特
×
---------------------------------
=
: 点此下载
