飞利浦半导体 产品 规格
FB2033
8-位 latched/注册/通过-thru
futurebus+ 普遍的 接口 transceiver
1995 将 25
2
描述
这 fb2033 是 一个 8-位 transceiver featuring 一个 分割 输入 (ai) 和
输出 (ao) 总线 在 这 ttl-水平的 一侧.
这 一般 i/o, 打开 集电级 b 端口 运作 在 btl 信号
水平. 这 逻辑 元素 为 数据 流动 在 各自 方向 是 控制
用 二 pairs 的 模式 选择 输入 (sba0 和 sba1 为 b-至-一个,
sab0 和 sab1 为 一个-至-b). 它 能 是 配置 作 一个 buffer, 一个
寄存器, 或者 一个 d-类型 获得.
当 配置 在 这 buffer 模式, 这 inverse 的 这 输入 数据
呈现 在 这 输出 端口. 在 这 flip-flop 模式, 数据 是 贮存 在
这 rising 边缘 的 这 适合的 时钟 输入 (lcab 或者 lcba). 在 这
获得 模式, 时钟 管脚 提供 作 transparent-高 获得 使能.
regardless 的 这 模式, 数据 是 inverted 从 输入 至 输出.
数据 流动 在 这 b-至-一个 方向, regardless 的 这 逻辑 元素
选择, 是 更远 控制 用 这 loopback 输入. 当 这
loopback 输入 是 高 这 输出 的 这 选择 一个-至-b 逻辑
元素 (不 inverted) 变为 这 b-至-一个 输入.
这 3-状态 ao 端口 是 使能 用 asserting 一个 高 水平的 在 oea.
这 b 端口 有 二 输出 使能, oeb0 和 oeb1
. 仅有的 当
oeb0 是 高 和 oeb1
是 低 是 这 输出 使能. 当 也
oeb0 是 低 或者 oeb1
是 高, 这 b-端口 是 inactive 和 是 牵引的 至
这 水平的 的 这 拉-向上 电压. 新 数据 能 是 entered 在 这
flip-flop 和 latched 模式 或者 能 是 retained 当 这 有关联的
输出 是 在 3-状态 (ao 端口) 或者 inactive (b port).
这 b-端口 驱动器 是 低-电容 打开 collectors 和
控制 ramp 和 是 设计 至 下沉 100ma. 精确 带宽
间隙 references 在 这 b-端口 确保 非常 好的 噪音 margins 用
限制的 这 切换 门槛 至 一个 narrow 区域 集中 在 1.55v.
这 b-端口 接口 至 “backplane transceiver logic” (看 这
ieee 1194.1 btl 标准). btl 特性 低 电源 消耗量
用 减少 电压 摆动 (1v p-p, 在 1v 和 2v) 和
减少 电容的 加载 用 放置 一个 内部的 序列 二极管 在 这
驱动器. btl 也 提供 incident 波 切换, 一个 necessity 为
高 效能 backplanes.
输出 clamps 是 提供 在 这 btl 输出 至 更远 减少
切换 噪音. 这 “v
OH
” clamp 减少 inductive ringing effects
在 一个 低-至-高 转变. 这 “v
OH
” clamp 是 总是 起作用的.
这 其它 clamp, 这 “trapped reflection” clamp, clamps 输出 ringing
在下 这 btl 0.5v v
OL
水平的. 这个 clamp 仍然是 起作用的 为
大概 100ns 之后 一个 高-至-低 转变.
To 支持 live 嵌入, oeb0 是 使保持 低 在 电源 在/的f
循环 至 确保 glitch- 自由 b 端口 驱动器. 恰当的 偏差 为 b 端口
驱动器 在 live 嵌入 是 提供 用 这 偏差 v 管脚 当 在 一个
5v 水平的 当 v
CC
是 低. 这 偏差 v 管脚 是 一个 低 电流 输入
这个 将 反转-偏差 这 btl 驱动器 序列 肖特基 二极管, 和
也 偏差 这 b 端口 输出 管脚 至 一个 电压 在 1.62v 和
2.1v. 这个 偏差 函数 是 在 一致 和 ieee btl 标准
1194.1. 如果 live 嵌入 是 不 一个 必要条件, 这 偏差 v 管脚 应当
是 系 至 一个 v
CC
管脚.
这 逻辑 地 和 总线 地 管脚 是 分开的 inside 这
包装 至 降低 噪音 连接 在 这 btl 和 ttl
sides. 这些 管脚 应当 是 系 至 一个 一般 地面 外部 至 这
包装.
各自 btl 驱动器 有 一个 有关联的 总线 地 管脚 那 acts 作 一个
信号 返回 path 和 这些 总线 地 管脚 是 内部 分开的
从 各自 其它. 在 这 事件 的 一个 地面 返回 故障, 一个 “hard” 信号
失败 occurs instead 的 一个 模式 依赖 错误 那 将 是 非常
infrequent 和 impossible 至 trouble- shoot.
作 和 任何 高 电源 设备 热的 仔细考虑 是 核心的. 它
是 推荐 那 airflow (300ifpm) 和/或者 热的 挂载 是
使用 至 确保 恰当的 接合面 温度.
管脚描述
标识 管脚 号码 类型 名字 和 函数
ai0 – ai7 50, 52, 3, 5, 8, 10, 12, 15 输入 数据 输入 (ttl)
ao0 – ao7 51, 2, 4, 6, 9, 11, 14, 16 输出 3-状态 输出 (ttl)
b0 – b7 40, 38, 36, 34, 32, 30, 28, 26 i/o 数据 输入/打开 集电级 输出, 高 电流 驱动 (btl)
OEB0 23 输入 使能 这 b 输出 当 高
OEB1 24 输入 使能 这 b 输出 当 低
OEA 43 输入 使能 这 ao 输出 当 高
总线 地 39, 37, 35, 33, 31, 29, 27, 25 地 总线 地面 (0v)
逻辑 地 1, 13, 17, 49 地 逻辑 地面 (0v)
V
CC
18, 22, 48 电源 积极的 供应 电压
偏差 v 41 电源 live 嵌入 前-偏差 管脚
bg v
CC
44 电源 带宽 间隙 门槛 电压 涉及
bg 地 42 地 带宽 间隙 门槛 电压 涉及 地面
SABn 20, 21 输入 模式 选择 从 ai 至 b
SBAn 45, 46 输入 模式 选择 从 b至 ao
LCAB 47 输入 一个-至-b 时钟/获得 使能 (transparent 获得 当 高)
LCBA 19 输入 b-至-一个 时钟/获得 使能 (transparent 获得 当 高)
Loopback 7 输入 使能 loopback 函数 当 高 (从 ain 至 aon)
: 点此下载
