飞利浦 半导体 产品 规格
FBL2031
9-位 btl 3.3v latched/注册/通过-thru
futurebus+ transceiver
2000 apr 18
6
逻辑 图解
Decode
OutIn
46
45
OEB0
OEB1
47
OEA
14
A8
DQ
Clk
24
B8
38
18
LCAB
20
SEL0
28
30
32
34
36
BTL
TMS
TCK
TDI
TDO
42
44
22
21
(jtag boundary scan 管脚)
逻辑 地 = 1, 3, 5, 7, 9, 11, 13, 51
总线 地 = 25, 27, 29, 31, 33, 35, 37, 39, 41
偏差 v = 48
V
CC
= 23, 43, 49
bg v
CC
=17
bg 地 = 19
DQ
E
MUX
一个
⇒
B
QD
MUX
一个
⇒
B
26
B7
12
A7
MUX
一个
⇐
B
52
10
8
6
4
2
TTL
A1
MUX
一个
⇒
B
MUX
一个
⇐
B
B1
40
50
MUX
一个
⇒
B
MUX
一个
⇐
B
B0
DQ
Clk
DQ
E
DQ
Clk
DQ
E
DQ
Clk
DQ
E
DQ
Clk
DQ
E
DQ
E
DQ
E
DQ
Clk
DQ
Clk
DQ
E
15
SEL1
16
LCBA
DQ
Clk
MUX
一个
⇐
B
A0
SG00061