cs8403a cs8404a
8 DS239PP1
一般 描述
这 cs8403a/4a 是 大而单一的 cmos 电路
那 encode 和 transmit 音频的 和 数字的 数据 交流-
cording 至 这 aes/ebu, iec958 (s/pdif), 和
eiaj cp-340 接口 standards. 两个都 碎片 交流-
cept 音频的 和 控制 数据 separately, multiplex
和 biphase-mark encode 这 数据 内部, 和
驱动 它, 直接地 或者 通过 一个 变压器, 至 一个
传递 线条. 这 cs8403a 是 全部地 软件
可编程序的 通过 一个 并行的 端口 和 包含
缓存区 记忆 为 控制 数据, 当 这
cs8404a 有 专心致志的 管脚 为 这 大多数 impor-
tant 控制 位 和 一个 串行 输入 端口 为 这 c, u,
和 v 位.
familiarity 和 这 aes/ebu 和 iec958 speci-
fications 是 assumed 全部地 这个 数据 薄板.
许多 条款 此类 作 频道 状态, 用户 数据, aux-
iliary 数据, 专业的 模式, 等 是 不 定义.
这 应用 便条, overview 的 aes/ebu
数字的 音频的 接口 数据 结构, 提供
一个 overview 的 这 aes/ebu 和 iec958 specifi-
cations 和 是 包含 为 clarity; 不管怎样, 它 是 不
meant 至 是 一个 完全 涉及, 和 这 完全
standards 应当 是 得到 从 这 音频的 engi-
neering society 或者 ansi 为 这 aes/ebu docu-
ment, 和 这 国际的 electrotechnical
commission 为 这 iec 文档.
线条 驱动器
这 rs422 线条 驱动器 为 两个都 这 cs8403a 和
cs8404a 是 低 skew, 低 阻抗, differen-
tial 输出 有能力 的 驱动 110
Ω
传递
线条 和 一个 4 vpp 信号 当 配置 作
显示 在 附录 一个. 至 阻止 可能 短的
电路, 两个都 驱动器 是 设置 至 地面 当 非
主控 时钟 (mck) 是 提供. 它们 能 也 是
无能 用 resetting 这 设备 (rst
= 低). ap-
pendix 一个 包含 更多 信息 在 这 线条
驱动器. 一个 0.1 µf 电容, 和 短的 leads, 应当
是 放置 作 关闭 作 可能 至 这 vd+ 和 地
管脚.
cs8403a 描述
这 cs8403a accepts 16- 至 24-位 音频的 样本
通过 一个 configurable 串行 端口, 和 频道 sta-
tus, 用户, 和 auxiliary 数据 通过 一个 8-位 paral-
lel 端口. 这 并行的 端口 准许 进入 至 32 字节
的 内部的 记忆 这个 是 使用 至 store 控制
信息 和 缓存区 频道 状态, 用户, 和
auxiliary 数据. 这个 数据 是 多路复用 和 这 au-
dio 数据 从 这 串行 端口, 这 parity 位 是 gener-
ated, 和 这 位 stream 是 biphase-mark encoded
和 驱动 通过 一个 rs422 线条 驱动器. 一个 块
图解 的 这 cs8403a 是 显示 在 图示 4. 在
一致 和 这 专业的 定义 的
频道 状态, 这 crcc 代号 (c.s. 字节 23) 能
是 内部 发生.
并行的 端口
这 并行的 端口 accesses 一个 状态 寄存器, 三
控制 寄存器, 和 28 字节 的 双 端口 缓存区
记忆. 这 地址 总线 和 rd/wr
线条 必须 是
有效的 当 cs
goeslow.IfRD/wR是 低, 这 val-
ue 在 这 数据 总线 将 是 写 在 这 缓存区
记忆 在 这 指定 地址. 如果 rd/wr
是 高,
这 值 在 这 缓存区 记忆, 在 这 指定 ad-
dress, 是 放置 在 这 数据 总线. 这 详细地 定时
为 读 和 writing 这 cs8403a 能 是 建立
在 这 数字的 切换 特性 表格. 这
记忆 空间 是 allocated 作 显示 在 图示 5.
那里 是 三 定义 缓存区 记忆 模式 se-
lectable 用 二 位 在 控制 寄存器 2.
状态 和 控制 寄存器
在之上 电源 向上 这 cs8403a 控制 寄存器 con-
tain 所有 zeros. 因此, 这 部分 是 initially 在 重置
和 是 muted. 一个's 必须 是 写 至 控制 reg-
ister 2, 位 rst
和 沉默的, 在之前 这 部分 将
transmit 数据.
这 remaining 寄存器 是 不 ini-
tialized 在 电源-向上 和 将 包含 随机的 da-
ta.
这 第一 寄存器, 显示 在 图示 6, 是 这 状态
寄存器 在 这个 仅有的 三 位 是 有效的. 这 低-
er 三 位 包含 flags 表明 这 位置 的
: 点此下载
