初步的
www.fairchildsemi.com 8
FIN24A
pll 电路系统
这 ckref 输入 信号 是 使用 至 提供 一个 涉及 至
这 pll. 这 pll 将 发生 内部的 定时 信号
有能力 的 transferring 数据 在 26 时间 这 新当选的
ckref 信号. 这 输出 的 这 pll 是 一个 位 时钟 那 是
使用 至 serialize 这 数据. 这 位 时钟 是 也 sent 源
synchronously 和 这 串行 数据 stream.
那里 是 二 方法 至 使不能运转 这 pll. 这 pll 能 是
无能 用 进去 这 模式 0 状态 (s1
S2
0). 这
pll 将 使不能运转 立即 在之上 detecting 一个 低 在
两个都 这 s1 和 s2 信号. 当 任何 的 这 其它 模式
是 entered 用 asserting 也 s1 或者 s2 高 和 用 pro-
viding 一个 ckref 信号 这 pll 将 电源-向上 和 变得
通过 一个 锁 sequence. 一个 必须 wait 这 指定 num-
ber 的 时钟 循环 较早的 至 capturing 有效的 数据 在 这 par-
allel 端口.
一个 alternate 方法 的 powering 向下 这 pll 是 用 stopping
这 ckref 信号 也 高 或者 低. 内部的 电路系统
发现 这 lack 的 transitions 和 shuts 这 pll 和 串行
i/o 向下. 内部的 references 将 不 不管怎样 是 无能
准许 为 这 pll 至 电源-向上 和 re-锁 在 一个 lesser
号码 的 时钟 循环 比 当 exiting 模式 0. 当 一个
转变 是 seen 在 这 ckref 信号 这 pll 将 once
又一次 是 reactivated.
应用 模式 图解
unidirectional 数据 转移
图示 8. simplified 块 图解 为 unidirectional serializer 和 deserializer
图示 8 显示 这 基本 运作 图解 当 一个 一双 的
serdes 是 配置 在 一个 unidirectional 运作 模式.
主控 运作:
这 设备 将...
(请 谈及 至 图示 8)
1. 在 电源-向上 这 设备 将 是 配置 作 一个
serializer 为基础 在 这 值 的 这 diri 信号.
2. 接受 ckref_m 文字 时钟 和 发生 一个 位 时钟
和 embedded 文字 boundary. 这个 位 时钟 将 是
sent 至 这 从动装置 设备 通过 这 ckso 端口.
3. receive 并行的 数据 在 这 rising 边缘 的
strobe_m.
4. 发生 和 transmit serialized 数据 在 这 ds sig-
nals 这个 是 源 同步的 和 ckso.
5. 发生 一个 embedded 文字 时钟 为 各自 strobe sig-
nal.
从动装置 运作:
这 设备 将...
1. 是 配置 作 一个 deserializer 在 电源-向上 为基础 在
这 值 的 这 diri 信号.
2. 接受 一个 embedded 文字 boundary 位 时钟 在 cksi.
3. deserialize 这 ds 数据 stream 使用 这 cksi 输入
时钟.
4. 写 并行的 数据 面向 这 dp_s 端口 和 发生
这 ckp_s. ckp_s 将 仅有的 是 发生 当 一个 有效的
数据 文字 occurs.
: 点此下载
