设备
内存 只读存储器/非易失存储器 PROG 数据
计时器
循环
时间
(ns)
典型值
电源
(mw)
包装
类型
i/o
†
tms320 第二-一代
设备
SPRS010B — 将 1987 — 修订 十一月 1990
邮递 办公室 盒 1443
•
houston, 德州 77001
5
表格 1 提供 一个 overview 的 这 第二-一代 tms320 processors 和 comparisons 的 记忆, i/o,
循环 定时, 电源, 包装 类型, 技术, 和 军队 support. 为 明确的 availability, 联系 这 最近的
德州仪器 地方 销售 办公室.
表格 1. tms320 第二-一代 设备 overview
记忆
在-碎片 止-碎片
SER PAR DMA PGA PLCC cer-四方形
TMS32020
‡
(nmos) 544 — 64K 64K YES
16
×
16
YES YES 200 1250 68 — —
TMS320C25
‡
(cmos) 544 4K 64K 64K YES
16
×
16
CON YES 100 500 68 68 —
tms320c25-50
§
(cmos) 544 4K 64K 64K YES
16
×
16
CON YES 80 500 — 68 —
TMS320E25
§
(cmos) 544 4K 64K 64K YES
16
×
16
CON YES 100 500 — — 68
†
ser = 串行; par = 并行的; dma = 直接 记忆 进入; con = concurrent dma.
‡
军队 版本 有; 联系 最近的 德州仪器 地方 销售 办公室 为 有效性.
§
军队 版本 planned; 联系 最近的 德州仪器 地方 销售 办公室 为 详细信息.
architecture
这 tms320 家族 运用 一个 修改 harvard architecture 为 速 和 flexibility. 在 一个 strict harvard
architecture, 程序 和 数据 记忆 lie 在 二 独立的 spaces, permitting 一个 全部 overlap 的 操作指南 fetch
和 执行. 这 tms320 家族’s 修改 的 这 harvard architecture 准许 transfers 在 程序
和 数据 spaces, 因此 增加 这 flexibility 的 这 设备. 这个 修改 准许 coefficients 贮存
在 程序 记忆 至 是 读 在 这 内存, eliminating 这 需要 为 一个 独立的 系数 只读存储器. 它 也 制造
有 立即的 说明 和 subroutines 为基础 在 计算 值.
增加 throughput 在 这 tms320c2x 设备 为 许多 dsp 产品 是 accomplished 用 意思 的
单独的-循环 乘以/accumulate 说明 和 一个 数据 move 选项, 向上 至 第八 auxiliary 寄存器 和 一个
专心致志的 arithmetic 单位, 和 faster i/o 需要 为 数据-intensive 信号 处理.
这 architectural 设计 的 这 tms320c2x emphasizes 整体的 速, 交流, 和 flexibility 在
处理器 配置. 控制 信号 和 说明 提供 floating-要点 支持, 块-记忆
transfers, 交流 至 slower 止-碎片 设备, 和 multiprocessing implementations.
32-位 alu/accumulator
这 32-位 arithmetic 逻辑 单位 (alu) 和 accumulator 执行 一个 宽 范围 的 arithmetic 和 logical
说明, 这 majority 的 这个 execute 在 一个 单独的 时钟 循环. 这 alu executes 一个 多样性 的 branch
说明 依赖 在 这 状态 的 这 alu 或者 一个 单独的 位 在 一个 文字. 这些 说明 提供 这 下列的
能力:
•
branch 至 一个 地址 指定 用 这 accumulator
•
normalize fixed-要点 号码 包含 在 这 accumulator
•
测试 一个 指定 位 的 一个 文字 在 数据 记忆
一个 输入 至 这 alu 是 总是 提供 从 这 accumulator, 和 这 其它 输入 将 是 提供 从 这
产品 寄存器 (pr) 的 这 乘法器 或者 这 输入 范围调整 shifter 这个 有 fetched 数据 从 这 内存 在 这
数据 总线. 之后 这 alu 有 执行 这 arithmetic 或者 logical 行动, 这 结果 是 贮存 在 这 accumulator.
这 32-位 accumulator 是 分割 在 二 16-位 部分 为 存储 在 数据 记忆. 额外的 shifters 在 这
输出 的 这 accumulator 执行 shifts 当 这 数据 是 正在 transferred 至 这 数据 总线 为 存储. 这
内容 的 这 accumulator 仍然是 不变.
: 点此下载
