ddr sdramddr sdram 256mb f-消逝 (x8, x16)
rev. 1.3 october, 2004
• 翻倍-数据-比率 architecture; 二 数据 transfers 每 时钟 循环
• 双向的 数据 strobe
l(u)dqs
• 四 banks 运作
• 差别的 时钟 输入(ck 和 ck)
• dll aligns dq 和 dqs 转变 和 ck 转变
• mrs 循环 和 地址 关键 programs
-. 读 latency 2, 2.5 (时钟)
-. burst 长度 (2, 4, 8)
-. burst 类型 (sequential &放大; interleave)
• 所有 输入 除了 数据 &放大; dm是 抽样 在 这 积极的 going 边缘 的 这系统 时钟(ck)
• 数据 i/o transactions 在 两个都 edges 的 数据 strobe
• 边缘 排整齐 数据 输出, 中心 排整齐 数据 输入
• ldm,udm 为 写 masking 仅有的 (x16)
• 自动 &放大; 自 refresh
• 7.8us refresh interval(8k/64ms refresh)
• 最大 burst refresh 循环 : 8
• 66pin tsop ii 包装
订货 信息
部分 非. org. 最大值 freq. 接口 包装
k4h561638f-tc/lb3
16m x 16
b3(ddr333@cl=2.5)
SSTL2 66pin tsop ii
k4h561638f-tc/laa
aa(ddr266@cl=2)
k4h561638f-tc/la2
a2(ddr266@cl=2)
k4h561638f-tc/lb0
b0(ddr266@cl=2.5)
k4h560838f-tc/lb3
32m x 8
b3(ddr333@cl=2.5)
SSTL2 66pin tsop ii
k4h560838f-tc/laa
aa(ddr266@cl=2)
k4h560838f-tc/la2
a2(ddr266@cl=2)
k4h560838f-tc/lb0
b0(ddr266@cl=2.5)
关键 特性
*cl : cas latency
运行 发生率
b3(ddr333@cl=2.5) aa(ddr266@cl=2.0) a2(ddr266@cl=2.0) b0(ddr266@cl=2.5)
速 @cl2 133MHz 133MHz 133MHz 100MHz
速 @cl2.5 166MHz 133MHz 133MHz 133MHz
: 点此下载
