非. 6302-6/7
lc35256fm, ft-55u/70u
注释:1. 我们 必须 是 使保持 在 这 高 水平的 在 这 读 循环.
2. 做 不 应用 反转 阶段 信号 至 这 d
输出
管脚 当 那些 管脚 是 在 这 输出 状态.
3. 这 时间 t
WP
是 这 时期 当 两个都 ce 和 我们 是 低. 它 是 定义 作 这 时间 从 这 下降 的 我们 至 这 上升 的 ce 或者 我们, whichever occurs
第一.
4. 这 时间 t
CW
是 这 时期 当 两个都 ce 和 我们 是 低. 它 是 定义 作 这 时间 从 这 下降 的 ce 至 这 上升 的 ce 或者 我们, whichever occurs 第一.
5. 这 d
输出
管脚 将 是 在 这 高-阻抗 状态 如果 任何 一个 的 这 下列的 支撑: oe 是 在 这 高 水平的, ce 是 在 这 高 水平的, 或者 我们 是 在 这 低
水平的.
6. 这 oe 管脚 必须 是 也 使保持 高 或者 使保持 低 在 这 写 循环.
7. d
输出
有 这 一样 阶段 作 这 写 数据 在 这个 写 循环.
参数 标识 情况 最小值 典型值
*
最大值 单位
数据 保持 供应 电压 V
DR
V
CE
≥
V
CC
– 0.2 v 2.0 5.5 V
Ta
≤
25°C 0.02
数据 保持 供应 电流 I
CCDR
V
CC
= 3.0 v Ta
≤
60°C 1.0
µA
V
CE
≥
V
CC
– 0.2 v Ta
≤
70°C 2.0
Ta
≤
85°C 3.5
碎片 使能 建制 时间 t
CDR
0ns
碎片 使能 支撑 时间 t
R
t
RC
**
ns
便条:
*
涉及 值 为 v
CC
= 3 v, ta = 25°c.
**
t
RC
: 读 循环 时间
数据 保持 情况
在 ta = –40 至 +85°c
数据 保持 波形
V
CC
V
CCL
*
V
IH
V
DR
V
CE
地
V
CE
≥
V
CC
– 0.2 v
t
CDR
t
R
数据 保持 模式
电路 设计 注释
当 designing 应用 电路, 总是 引领 这 下列的 在 仔细考虑 和 设计 这 电路 所以 那 这
绝对 最大 比率 是 从不 超过.
• 供应 电压 fluctuations
• 样本-至-样本 变化 在 这 电的 特性 的 这 电子的 组件 使用, 包含
半导体 设备, 电阻器, 和 电容.
• 包围的 温度
• 变化 在 这 输入 和 时钟 信号
• 这 应用 的 abnormal 脉冲
此外, 是 确信 至 运作 这个 设备 在里面 这 stipulated 范围 的 所有 参数 为 这个 一个 容许的
运行 范围 是 指定.
当 cmos ic 输入 管脚 是 left 在 这 打开 状态, 通过 电流 将 出现 在 内部的 电路 至 这个
intermediate 电压 水平 是 应用, 和 这个 能 结果 在 incorrect 电路 运作. 是 确信 至 handle 所有 unused
输入 管脚 作 指定 在 这 设备 必备资料.
便条:
*
V
CCL
5 v 运作: 4.5 v
: 点此下载
