初步的 信息 psd4000 序列
5
psd4000 设备 包含 一些 主要的 函数的 blocks. 图示 1 在 页 3 显示 这
architecture 的 这 psd4000 设备 家族. 这 功能 的 各自 块 是 描述
briefly 在 这 下列的 sections. 许多 的 这 blocks 执行 多样的 功能 和 是 用户
configurable.
4.1 记忆
这 psd4000 包含 这 下列的 memories:
•
4 mbit flash
•
一个 secondary 256 kbit flash 记忆 为 激励 或者 数据
•
64 kbit sram.
各自 的 这 memories 是 briefly discussed 在 这 下列的 paragraphs. 一个 更多 详细地
discussion 能 是 建立 在 部分 9.
这 4 mbit flash 是 这 主要的 记忆 的 这 psd4000. 它 是 分隔 在 第八 equally-sized
sectors 那 是 individually 可选择的.
这 256 kbit secondary flash 记忆 是 分隔 在 四 equally-sized sectors. 各自
sector 是 individually 可选择的.
这 64 kbit sram 是 将 为 使用 作 一个 scratchpad 记忆 或者 作 一个 extension 至 这
微控制器 sram. 如果 一个 外部 电池 是 连接 至 这 psd4000’s vstby 管脚, 数据
将 是 retained 在 这 事件 的 一个 电源 失败.
各自 块 的 记忆 能 是 located 在 一个 不同的 地址 空间 作 定义 用 这 用户.
这 进入 时间 为 所有 记忆 类型 包含 这 地址 闭锁 和 dpld 解码
时间.
4.2 plds
这 设备 包含 二 pld blocks, 各自 优化 为 一个 不同的 函数, 作 显示 在
表格 2. 这 函数的 partitioning 的 这 plds 减少 电源 消耗量, optimizes
费用/效能, 和 eases 设计 entry.
这 decode pld (dpld) 是 使用 至 decode 地址 和 发生 碎片 选择 为
这 psd4000 内部的 记忆 和 寄存器. 这 一般 目的 pld (gpld) 能
执行 用户-定义 外部 碎片 选择 和 逻辑 功能. 这 plds receive 它们的
输入 从 这 pld 输入 总线 和 是 differentiated 用 它们的 输出 destinations, 号码
的 产品 条款.
这 plds consume minimal 电源 用 使用 零-电源 设计 技巧. 这 速
和 电源 消耗量 的 这 pld 是 控制 用 这 turbo 位 在 这 pmmr0 寄存器
和 其它 位 在 这 pmmr2 寄存器. 这些 寄存器 是 设置 用 这 微控制器 在
runtime. 那里 是 一个 slight penalty 至 pld 传播 时间 当 invoking 这 非-turbo
位.
4.3 i/o 端口
这 psd4000 有 52 i/o 管脚 分隔 among 七 端口 (端口 一个, b, c, d, e, f 和 g).
各自 i/o 管脚 能 是 individually 配置 为 不同的 功能. 端口 能 是 配置
作 标准 mcu i/o 端口, pld i/o, 或者 latched 地址 输出 为 微控制器 使用
多路复用 地址/数据 busses.
这 jtag 管脚 能 是 使能 在 端口 e 为 在-系统 程序编制 (isp). 端口 f 和
g 能 也 是 配置 作 一个 数据 端口 为 一个 非-多路复用 总线.
4.4 微控制器 总线 接口
这 psd4000 容易地 接口 和 大多数 16-位 微控制器 那 有 也
多路复用 或者 非-多路复用 地址/数据 busses. 这 设备 是 配置 至 respond
至 这 微控制器’s 控制 信号, 这个 是 也 使用 作 输入 至 这 plds. 部分
9.3.5 包含 微控制器 接口 examples.
4.0
PSD4000
Architectural
Overview
名字 Abbreviation 输入 输出 产品 条款
decode pld DPLD 66 14 40
一般 pld GPLD 66 24 136
表格 2. pld i/o 表格
: 点此下载
