PSD835G2 psd8xx 家族
Pin*
(tqfp
管脚 名字 pkg.) 类型 描述
pa0-pa7 51-58 i/o 端口 一个, pa0-7. 这个 端口 是 管脚 configurable 和 有 多样的
CMOS 功能:
或者 打开 1. mcu i/o — 标准 输出 或者 输入 端口
流 2. cpld 微观的
⇔
cell (mcell a0-7) 输出.
3. latched, transparent 或者 注册 pld 输入.
pb0-pb7 61-68 i/o 端口 b, pb0-7. 这个 端口 是 管脚 configurable 和 有 多样的
CMOS 功能:
或者 打开 1. mcu i/o — 标准 输出 或者 输入 端口.
流 2. cpld 微观的
⇔
cell (mcell b0-7) 输出.
3. latched, transparent 或者 注册 pld 输入.
pc0-pc7 41-48 i/o 端口 c, pc0-7. 这个 端口 是 管脚 configurable 和 有 多样的
CMOS 功能:
或者 回转 1. mcu i/o — 标准 输出 或者 输入 端口.
比率 2. 外部 碎片 选择 (ecs0-7) 输出.
3. latched, transparent 或者 注册 pld 输入.
PD0 79 i/o 端口 d 管脚 pd0 能 是 配置 作:
CMOS 1. ale 或者 作 输入 — latches 地址 在 adio0-15 管脚
或者 打开 2. 作 输入 — latches 地址 在 adio0-15 管脚 在 这
流 rising 边缘.
3. 输入 至 这 pld.
4. transparent pld 输入.
PD1 80 i/o 端口 d 管脚 pd1 能 是 配置 作:
CMOS 1. mcu i/o
或者 打开 2. 输入 至 这 pld.
流 3. clkin 时钟 输入 — 时钟 输入 至 这 cpld
微观的
⇔
cells, 这 apd 电源 向下 计数器 和 cpld
和 排列.
PD2 1 i/o 端口 d 管脚 pd2 能 是 配置 作:
CMOS 1. mcu i/o
或者 打开 2. 输入 至 这 pld.
流 3. csi 输入 — 碎片 选择 输入. 当 低, 这 csi 使能
这 内部的 psd memories 和 i/o. 当 高, 这
内部的 memories 是 无能 至 conserve 电源. csi
trailing 边缘 能 得到 这 部分 输出 的 电源-向下 模式.
PD3 2 i/o
端口 d 管脚 pd3 能 是 配置 作:
CMOS
1. mcu i/o
或者 打开
2. 输入 至 这 pld.
流
PE0 71 i/o 端口 e, pe0. 这个 端口 是 管脚 configurable 和 有 多样的
CMOS 功能:
或者 打开 1. mcu i/o — 标准 输出 或者 输入 端口.
流 2. latched 地址 输出.
3. tms 输入 为 jtag/isp 接口.
PE1 72 i/o 端口 e, pe1. 这个 端口 是 管脚 configurable 和 有 多样的
CMOS 功能:
或者 打开 1. mcu i/o — 标准 输出 或者 输入 端口.
流 2. latched 地址 输出.
3. tck 输入 为 jtag/isp 接口 (schmidt 触发).
PE2 73 i/o 端口 e, pe2. 这个 端口 是 管脚 configurable 和 有 多样的
CMOS 功能:
或者 打开 1. mcu i/o — 标准 输出 或者 输入 端口.
流 2. latched 地址 输出.
3. tdi 输入 为 jtag/isp 接口.
表格 5.
PSD835G2
管脚
描述
(内容.)
9
: 点此下载
