AD5533
–8–
rev. 0
管脚 函数 描述
管脚 函数
agnd(1–2) 相似物 地 管脚.
AV
CC
(1–2) 相似物 供应 管脚. 电压 范围 从 4.75 v 至 5.25 v.
V
DD
(1–4) V
DD
供应 管脚. 电压 范围 从 8 v 至 16.5 v.
V
SS
(1–4) V
SS
供应 管脚. 电压 范围 从 –4.75 v 至 –16.5 v.
DGND 数字的 地 管脚.
DV
CC
数字的 供应 管脚. 电压 范围 从 2.7 v 至 5.25 v.
dac_地(1–2) 涉及 地 供应 为 所有 这 dacs.
ref_在 涉及 电压 为 途径 0–31.
ref_输出 涉及 输出 电压.
V
输出
(0–31) 相似物 输出 电压 从 这 32 途径.
V
在
相似物 输入 电压. 连接 这个 至 agnd 如果 运行 在 dac 模式 仅有的.
A4–A1
1
, a0
2
并行的 接口: 5-地址 管脚 为 32 途径. a4 = msb 的 频道 地址. a0 = lsb.
CAL
1
并行的 接口: 控制 输入 那 准许 所有 32 途径 至 acquire v
在
同时发生地.
CS
/
同步
这个 管脚 是 两个都 这 起作用的 低 碎片 选择 管脚 为 这 并行的 接口 和 这 框架 同步 管脚
为 这 串行 接口.
WR
1
并行的 接口: 写 管脚. 起作用的 低. 这个 是 使用 在 conjunction 和 这
CS
管脚 至 地址 这 设备
使用 这 并行的 接口.
补偿_sel
1
并行的 接口: 补偿 选择 管脚. 起作用的 高. 这个 是 使用 至 选择 这 补偿 频道.
SCLK
2
串行 时钟 输入 为 串行 接口. 这个 运作 在 时钟 speeds 向上 至 20 mhz.
D
在
2
数据 输入 为 串行 接口. 数据 必须 是 有效的 在 这 下落 边缘 的 sclk.
D
输出
输出 从 这 dac 寄存器 为 readback. 数据 是 clocked 输出 在 这 rising 边缘 的 sclk 和 是 有效的
在 这 下落 边缘 的 sclk.
ser/
PAR
1
这个 管脚 准许 这 用户 至 选择 whether 这 串行 或者 并行的 接口 将 是 使用. 如果 这 管脚 是 系 低,
这 并行的 接口 将 是 使用. 如果 它 是 系 高, 这 串行 接口 将 是 使用.
offs_在 补偿 输入. 这 用户 能 供应 一个 电压 here 至 补偿 这 输出 span. offs_输出 能 也 是 系 至
这个 管脚 如果 这 用户 wants 至 驱动 这个 管脚 和 这 补偿 频道.
offs_输出 Offset 输出. 这个 是 这 acquired/编写程序 补偿 电压 这个 能 是 系 至 这 offs_在 管脚
至 补偿 这 span.
BUSY
这个输出 tells 这 用户 当 这 输入 电压 是 正在 acquired. 它 变得 低 在 acquisition 和
returns 高 当 这 acquisition 运作 是 完全.
追踪
/
重置
2
如果 这个 输入 是 使保持 高, v
在
是 acquired once 这 频道 是 addressed. 当 它 是 使保持 低, 这 输入 至 这
增益/补偿 平台 是 切换 直接地 至 v
在
. 这 addressed 频道 begins 至 acquire v
在
在 这 rising 边缘
的
追踪
. 看
追踪
输入 部分 为 更远 信息. 这个 输入 能 也 是 使用 作 一个 意思 的
resetting 这 完全 设备 至 它的 电源-在-重置 情况. 这个 是 达到 用 应用 一个 低-going
脉冲波 的 在 50 ns 和 150 ns 至 这个 管脚. 看 部分 在
重置
函数 为 更远 详细信息.
注释
1
内部的 拉-向下 设备 在 这些 逻辑 输入. 因此, 它们 能 是 left floating 和 将 default 至 一个 逻辑 低 condition.
2
内部的 拉-向上 设备 在 这些 逻辑 输入. 因此, 它们 能 是 left floating 和 将 default 至 一个 逻辑 高 情况.
: 点此下载
