520 - 64 - 7
4
GF9101
并行的 加载
如果 并行的 加载 是 选择, 两个都 这 coef_wr管脚 和
这 加载_en
管脚 决定 whether 这 gf9101 是 在 这
加载 模式. 当 coef_wr
和 加载_en是 两个都 低,
这 加载 模式 是 选择, 这 run 模式 是 无能, 和
写 至 记忆 能 出现. 并行的 加载 是 随机的
进入 和 同步的.
数据 是 写 通过 coef_数据 (7-0) 和 它的 destination
是 决定 用 coef_地址 (9-0). 系数 记忆 是
承载 用 writing 8 位 在 一个 时间, 第一 至 二 temporary
寄存器 (位 15 -0) 和 最终 至 这 desired 记忆 bank
(位 23-0). 各自 记忆 bank 文字 是 承载 在 三
时钟 循环. coef_地址 (9-7) 定义 这 地址
location 为 temporary 寄存器 (温度_reg_一个 和
温度_reg_b) 和 记忆 banks. coef_地址 (6-0)
确定 这 过滤 系数 地址 (0 -107) 在 这
内部的 内存. coef_地址 (6-0) 必须 是 较少 比 108. 在
表格 3, coef_地址 (9-7) 确定 这 下列的:
温度_reg_一个 和 温度_reg_b temporarily 支撑 记忆
位, (7-0) 和 (15-8) 各自. 三 8 位 写 是
需要 至 写 一个 24-位 记忆 作 跟随:
1. 加载 coef_数据 (7-0) 在 温度_reg_一个
2. 加载 coef_数据 (7-0) 在 温度_reg_b
3. 加载 coef_数据 (7-0), 温度_reg_b (7-0), 和
温度_reg_一个 (7-0) 在 这 选择 记忆 bank, mb0-
mb5 (23-0).
当 coef_地址 (9-7) 选择 mb0-mb5 为 writing,
coef_地址 (6-0) 选择 这 记忆 bank location 那
这 24-位 文字 是 写 在. 并行的 加载 是
同步的 和 clk_在. 当 coef_wr
和 加载_en
是 两个都 低, 8-位 words 将 是 写 在 这 rising 边缘 的
clk_在. consecutive 写 将 是 完毕 indefinitely 用
keeping coef_wr
和 加载_en低. 一个 并行的 加载
定时 图解 是 显示 在 图示 1.
表格 1: 配置 寄存器 format
配置
寄存器 位
coef_数据(6-0)
MEANING
0 模式 一个 (1 如果 一个 输入 signed, 0 如果 unsigned)
1 模式 b (1 如果 b 输入 signed, 0 如果 unsigned)
3, 2 延迟_sel 选择 延迟 为 pipelining:
位 3, 2 延迟 在 clk_在 循环
0, 0 1
0, 1 3
1, 0 4
1, 1 5
4 数据_b_sel 0 选择 b12 为 二 12 tap
过滤 或者 一个 24 tap 过滤 用 externally
连接 数据_一个_输出 至 数据_b_在.
数据_b_sel 1 选择 a12 为 一个 23 tap
过滤.
6,5 加载 模式 选择 (看 在下)
位 6, 5 加载 模式
0, 0 串行
0, 1 并行的
1, 0 微处理器
1, 1 保留
表格 2: 记忆 locations 为 内部的 内存
记忆 banks (位) taps (位)
0 (23-12) 0 (11-0)
0 (11-0) 2 (11-0)
1 (23-12) 3 (11-0)
1 (11-0) 4 (11-0)
2 (23-12) 5 (11-0
2 (11-0) 6 (11-0)
3 (23-12) 7 (11-0)
3 (11-0) 8 (11-0)
4 (23-12) 9 (11-0)
4 (11-0) 10 (11-0)
5 (23-12) 11 (11-0)
5 (11-0) 12 (11-0)
表格 3: temporary 加载 寄存器 和 记忆 banks
coef_地址(9-7)
(二进制的)
DESTINATION 号码 的 位
111 温度_reg_b 8 (15-8)
110 温度_reg_一个 8 (7-0)
101
MB5
1
24 (23-0)
100 MB4 24 (23-0)
011 MB3 24 (23-0)
010 MB2 24 (23-0)
001 MB1 24 (23-0)
000 MB0 24 (23-0)
便条 1: 记忆 bank 非. 5
: 点此下载
