tms320c6201, tms320c6201b
数字的 信号 processors
sprs051f – january 1997 – 修订 8月 1999
13
邮递 办公室 盒 1443
•
houston, 德州 77251–1443
信号 描述 (持续)
信号
†
名字
ggp, gjc
管脚 非.
GJL
管脚 非.
类型
†
描述
emif – 同步的 burst sram (sbsram) 控制
SSADS AC20 AD19 o/z sbsram 地址 strobe
SSOE AF21 AD18 o/z sbsram 输出 使能
SSWE AD19 AF18 o/z sbsram 写 使能
SSCLK AD17 AC15 O sbsram 时钟
emif – 同步的 dram (sdram) 控制
SDA10 AD21 AC19 o/z sdram 地址 10 (独立的 为 deactivate command)
SDRAS AF24 AD21 o/z sdram 行-地址 strobe
SDCAS AD22 AC20 o/z sdram column-地址 strobe
SDWE AF23 AE21 o/z sdram 写 使能
SDCLK AE20 AC17 O sdram 时钟
emif – 总线 arbitration
支撑 AA25 Y25 I 支撑 要求 从 这 host
HOLDA A7 C9 O 支撑-要求 acknowledge 至 这 host
计时器
TOUT1 H24 K23 O 计时器 1 或者 一般-目的 输出
TINP1 K24 L23 I 计时器 1 或者 一般-目的 输入
TOUT0 M4 M4 O 计时器 0 或者 一般-目的 输出
TINP0 K4 H2 I 计时器 0 或者 一般-目的 输入
dma action 完全 状态
DMAC3 D2 E1
DMAC2 F4 F2
O DMA action 完全
DMAC1 D1 G3
O dma action 完全
DMAC0 E2 H4
multichannel 缓冲 串行 端口 1 (mcbsp1)
CLKS1 E25 F26 I 外部 时钟 源 (作 opposed 至 内部的)
CLKR1 H23 H25 i/o/z receive 时钟
CLKX1 F26 J24 i/o/z transmit 时钟
DR1 D26 H23 I receive 数据
DX1 G23 G25 o/z transmit 数据
FSR1 E26 J23 i/o/z receive 框架 同步
FSX1 F25 G26 i/o/z transmit 框架 同步
†
i = 输入, o = 输出, z = 高 阻抗, s = 供应 电压, 地 = 地面