和 这 值 的 t
RC
给 在 表格 1, t
CSS0
是 总是
给 用 t
DV
+ t
DS
. 为 不同的 值 的 r 或者 c, t
RC
必须 是 计算 至 决定 t
CSS0
.
additionally, 这 最大 时钟 频率 是 限制 至
1
f
CLK
(最大值) = ————————————— .
2 x (t
做
+ t
RC
-15ns + t
DS
)
为 例子, 和 t
RC
= 15ns (5v ±10% 供应 和
1k
Ω
拉-向上), 这 最大 时钟 频率 是 2mhz.
数字的-至-相似物 部分
图示 8 显示 一个 simplified 电路 图解 为 一个 的
这 dacs 和 这 输出 放大器.
一个 segmented scheme 是 使用 至 改进 线性,
凭此 这 二 msbs 的 这 12-位 数据 文字 是
解码 至 驱动 这 三 switches, sa, sb, 和 sc.
这 remaining ten 位 驱动 这 switches s0 通过 s9
在 一个 标准 r-2r ladder 配置.
各自 的 这 switches, sa, sb, 和 sc, steers 1/4 的 这
总的 涉及 电流 和 这 remaining 1/4 passing
通过 这 r-2r 部分.
这 输出 放大器 和 反馈 电阻 执行 这
电流-至-电压 转换, 给 这 下列的:
vout_ = -d x vref_,
在哪里 _ denotes 一个 或者 b, 和 d 是 这 fractional representa-
tion 的 这 数字的 文字. (d 能 是 设置 从 0 至 4095/4096.)
MAX532
双, 串行-输入,
电压-输出, 12-位 mdac
______________________________________________________________________________________ 11
V
拉-向上
(v) c (pf) R
P
(k
Ω
)t
RC
(ns)
4.5 20 1 15
4.5 35 1 27
4.5 50 1 38
4.5 100 1 76
4.5 150 1 114
11.4 20 3 14
11.4 35 3 25
11.4 50 3 35
11.4 100 3 71
11.4 150 3 106
13.5 20 3 12
13.5 35 3 21
13.5 50 3 29
13.5 100 3 59
13.5 150 3 88
表格 1. t
RC
延迟 时间
RR R
2R 2R 2R 2R 2R 2R 2R
SC SB SA S9 S8 S0
r/2
rfb_
vout_
agnd_
显示 为 所有 1s 在 dac
vref_
图示 8. simplified d/一个 电路 图解
DACA
AGNDAV
SS
DGND
RFBA
VOUTA
V
输出
V
在
-12v 至 -15v
V
DD
VREFA
+12v 至 +15v
MAX532
图示 9. 单极的 二进制的 运作
: 点此下载
