首页 | 最新需求 | 最新现货 | IC库存 | 供应商 | IC英文资料库 | IC中文资料库 | IC价格 | 电路图 | 应用资料 | 技术资料
 IC型号:
您现在的位置:首页 >  IC英文资料库 进入手机版 
 
资料编号:363264
 
资料名称:PCF80C51BH-3H
 
文件大小: 411.25K
   
说明
 
介绍:
CMOS single-chip 8-bit microcontrollers
 
 


: 点此下载
  浏览型号PCF80C51BH-3H的Datasheet PDF文件第11页
11
浏览型号PCF80C51BH-3H的Datasheet PDF文件第12页
12
浏览型号PCF80C51BH-3H的Datasheet PDF文件第13页
13
浏览型号PCF80C51BH-3H的Datasheet PDF文件第14页
14

15
浏览型号PCF80C51BH-3H的Datasheet PDF文件第16页
16
浏览型号PCF80C51BH-3H的Datasheet PDF文件第17页
17
浏览型号PCF80C51BH-3H的Datasheet PDF文件第18页
18
浏览型号PCF80C51BH-3H的Datasheet PDF文件第19页
19
 
本平台电子爱好着纯手工中文简译:截至2020/5/17日,支持英文词汇500个
飞利浦 半导体 产品 规格
80c31/80c51/87c51cmos 单独的-碎片 8-位 微控制器
1996 8月 16
15
交流电的 特性 为 飞利浦 北 america 设备 (sc80c31 和 sc80c51)
T
amb
= 0
°
c 至 +70
°
c 或者 –40
°
c 至 +85
°
c, v
CC
= 5v
±
10%, v
SS
= 0v
1,
2,
3
16mhz 时钟 能变的 时钟
标识 图示 参数 最小值 最大值 最小值 最大值 单位
1/t
CLCL
1 振荡器 频率
速 版本 : c, g
3.5 16 MHz
t
LHLL
1 ale 脉冲波 宽度 85 2t
CLCL
–40 ns
t
AVLL
1 地址 有效的 至 ale 低 22 t
CLCL
–40 ns
t
LLAX
1 地址 支撑 之后 ale 低 32 t
CLCL
–30 ns
t
LLIV
1 ale 低 至 有效的 操作指南 在 150 4t
CLCL
–100 ns
t
LLPL
1 ale 低 至 psen 低 32 t
CLCL
–30 ns
t
PLPH
1 psen 脉冲波 宽度 142 3t
CLCL
–45 ns
t
PLIV
1 psen 低 至 有效的 操作指南 在
4
82 3t
CLCL
–105 ns
t
PXIX
1 输入 操作指南 支撑 之后 psen 0 0 ns
t
PXIZ
1 输入 操作指南 float 之后 psen 37 t
CLCL
–25 ns
t
AVIV
1 地址 至 有效的 操作指南 在
4
207 5t
CLCL
–105 ns
t
PLAZ
1 psen 低 至 地址 float 10 10 ns
数据 记忆
t
RLRH
2, 3 rd 脉冲波 宽度 275 6t
CLCL
–100 ns
t
WLWH
2, 3 wr 脉冲波 宽度 275 6t
CLCL
–100 ns
t
RLDV
2, 3 rd 低 至 有效的 数据 在 147 5t
CLCL
–165 ns
t
RHDX
2, 3 数据 支撑 之后 rd 0 0 ns
t
RHDZ
2, 3 数据 float 之后 rd 65 2t
CLCL
–60 ns
t
LLDV
2, 3 ale 低 至 有效的 数据 在 350 8t
CLCL
–150 ns
t
AVDV
2, 3 地址 至 有效的 数据 在 397 9t
CLCL
–165 ns
t
LLWL
2, 3 ale 低 至 rd 或者 wr 低 137 239 3t
CLCL
–50 3t
CLCL
+50 ns
t
AVWL
2, 3 地址 有效的 至 wr 低 或者 rd 低 122 4t
CLCL
–130 ns
t
QVWX
2, 3 数据 有效的 至 wr 转变 13 t
CLCL
–50 ns
t
WHQX
2, 3 数据 支撑 之后 wr 13 t
CLCL
–50 ns
t
QVWH
3 数据 有效的 至 wr 高 287 7t
CLCL
–150 ns
t
RLAZ
2, 3 rd 低 至 地址 float 0 0 ns
t
WHLH
2, 3 rd 或者 wr 高 至 ale 高 23 103 t
CLCL
–40 t
CLCL
+40 ns
外部 时钟
t
CHCX
5 高 时间 20 20 t
CLCL
–t
CLCX
ns
t
CLCX
5 低 时间 20 20 t
CLCL
–t
CHCX
ns
t
CLCH
5 上升 时间 20 20 ns
t
CHCL
5 下降 时间 20 20 ns
变换 寄存器
t
XLXL
4 串行 端口 时钟 循环 时间 750 12t
CLCL
ns
t
QVXH
4 输出 数据 建制 至 时钟 rising 边缘 492 10t
CLCL
–133 ns
t
XHQX
4 输出 数据 支撑 之后 时钟 rising 边缘 8 2t
CLCL
–117 ns
t
XHDX
4 输入 数据 支撑 之后 时钟 rising 边缘 0 0 ns
t
XHDV
4 时钟 rising 边缘 至 输入 数据 有效的 492 10t
CLCL
–133 ns
注释:
1. 参数 是 有效的 在 运行 温度 范围 除非 否则 指定.
2. 加载 电容 为 端口 0, ale, 和 psen
= 100pf, 加载 电容 为 所有 其它 输出 = 80pf.
3. 接合 这 80c31/51 至 设备 和 float 时间 向上 至 45ns 是 permitted. 这个 限制 总线 contention 将 不 导致 损坏 至 端口 0
驱动器.
4. 看 应用 便条 an457 为 外部 记忆 接合.
资料评论区:
点击回复标题作者最后回复时间

标 题:
内 容:
用户名:
手机号:    (*未登录用户需填写手机号,手机号不公开,可用于网站积分.)
      
关于我们 | 联系我们
电    话13410210660             QQ : 84325569   点击这里与集成电路资料查询网联系
联系方式: E-mail:CaiZH01@163.com