8
图示 1. 重置 波形
图示 2: 波形 为 积极的 时钟 边缘 related 延迟
图示 3: 触发-状态 输出 定时
图示 4: 总线 控制 定时
rstx / rsty
t rst
d0-d7
CLK
新
数据
数据 不 稳固的
OLD
数据
tCLK
tCHH tCLH
tCD
tDCD tDCD
d0-d7
CLK
新
数据
数据 不 稳固的
OLD
数据
tCLK
tCHH tCLH
tCD
tDCD tDCD
D0-d7
OE
不 稳固的
tODE
tDOD
稳固的 数据不 稳固的
tODZ
高
-
Z
高
-
Z
D0-D7
SEL2
tSDV
tDSD
msb 稳固的高 -z
3rd 字节 稳固的
OE
CLK
高 - z 或者 unstable 数据
内部的
INHIBIT
tSDV
tSS
tOS
tOH
tSH
SEL1
2nd 字节 稳固的
lsb 稳固的
tDSD
tDSD
tDSD
tSDV tSDV