2
hdmp-0440 块 图解
bll 输出
所有 至_node[n]
±
高-速
差别的 输出 是 驱动 用
一个 缓冲 线条 逻辑 (bll)
电路 那 有 在-碎片 源
末端, 所以 非 外部 偏差
电阻器 是 必需的. 这 bll
输出 在 这 hdmp-0440 是
的 equal 力量 和 能 驱动
lengthy fr-4 pcb 查出.
unused 输出 应当 不 是 left
unconnected. ideally, unused
输出 应当 有 它们的
差别的 管脚 短接 一起
和 一个 短的 pcb 查出. 如果 变长
查出 或者 传递 线条 是
连接 至 这 输出 管脚, 这
线条 应当 是 differentially
terminated 和 一个 适合的
电阻. 这 值 的 这
末端 电阻 应当 相一致
这 pcb 查出 差别的
阻抗.
equ 输入
所有 fm_node[n]
±
高-速
差别的 输入 有 一个
equalization (equ) 缓存区 至
补偿 这 影响 的 skin 丧失 和
dispersion 在 pcbs. 一个 外部
末端 电阻 是 必需的
横过 所有 高-速 输入. 这
值 的 这 末端 电阻
应当 相一致 这 pcb 查出
差别的 阻抗.
alternatively, instead 的 一个 单独的
电阻, 二 电阻器 在 序列,
和 一个 交流 地面 在 它们,
能 是 连接 differentially
横过 这 fm_node[n]
±
输入.
这 latter 配置
attenuates 高-频率
一般 模式 噪音.
bypass[n]- 输入
这 起作用的 低 bypass[n]- 输入
控制 这 数据 流动 通过 这
hdmp-0440. 所有 绕过 管脚 是
lvttl 和 包含 内部的 拉-
向上 电路系统. 至 绕过 一个 端口,
这 适合的 bypass[n]- 管脚
应当 是 连接 至 地
通过 一个 1 k
Ω
电阻.
否则, 这 bypass[n]- 输入
应当 是 left 至 float, 作 这
内部的 拉-向上 电路系统 将
强迫 它们 高.
图示 1. 块 图解 的 hdmp-0440.
fm_node[1]
至_node[1]
BYPASS[1]–
1
0
至_node[0]
fm_node[2]
至_node[2]
1
0
fm_node[3]
至_node[3]
1
0
fm_node[4]
至_node[4]
1
0
BLL
EQU
TTL
BYPASS[2]–
BLL
EQU
TTL
BYPASS[3]–
BLL
EQU
TTL
BYPASS[4]–
BLL
EQU
TTL
BLL
fm_node[0]
EQU
: 点此下载
