首页 | 最新需求 | 最新现货 | IC库存 | 供应商 | IC英文资料库 | IC中文资料库 | IC价格 | 电路图 | 应用资料 | 技术资料
 IC型号:
您现在的位置:首页 >  IC英文资料库 进入手机版 
 
资料编号:374493
 
资料名称:HEF4024BT
 
文件大小: 42.52K
   
说明
 
介绍:
7-stage binary counter
 
 


: 点此下载
  浏览型号HEF4024BT的Datasheet PDF文件第1页
1

2
浏览型号HEF4024BT的Datasheet PDF文件第3页
3
浏览型号HEF4024BT的Datasheet PDF文件第4页
4
浏览型号HEF4024BT的Datasheet PDF文件第5页
5
 
本平台电子爱好着纯手工中文简译:截至2020/5/17日,支持英文词汇500个
january 1995 2
飞利浦 半导体 产品 规格
7-平台 二进制的 计数器
HEF4024B
MSI
描述
这 hef4024b 是 一个 7-平台 二进制的 波纹 计数器 和 一个
时钟 输入 (cp), 和 overriding 异步的 主控
重置 输入 (mr) 和 七 全部地 缓冲 并行的 输出
(o
0
至 o
6
). 这 计数器 advances 在 这 高 至 低
转变 的 cp. 一个 高 在 mr clears 所有 计数器 stages
和 forces 所有 输出 低, 独立 的 cp. 各自
计数器 平台 是 一个 静态的 toggle flip-flop.
图.1 函数的 图解.
hef4024bp(n): 14-含铅的 dil; 塑料
(sot27-1)
hef4024bd(f): 14-含铅的 dil; 陶瓷的 (cerdip)
(sot73)
hef4024bt(d): 14-含铅的 所以; 塑料
(sot108-1)
( ): 包装 designator 北 america
图.2 固定 图解.
固定
应用 信息
一些 examples 的 产品 为 这 hef4024b 是:
频率 dividers
时间 延迟 电路
家族 数据, i
DD
限制 类别 msi
看 家族 规格
CP 时钟 输入 (高 至 低 triggered)
MR 主控 重置 输入
O
0
至 o
6
缓冲 并行的 输出
资料评论区:
点击回复标题作者最后回复时间

标 题:
内 容:
用户名:
手机号:    (*未登录用户需填写手机号,手机号不公开,可用于网站积分.)
      
关于我们 | 联系我们
电    话13410210660             QQ : 84325569   点击这里与集成电路资料查询网联系
联系方式: E-mail:CaiZH01@163.com