january 1995 2
飞利浦 半导体 产品 规格
8-位 静态的 变换 寄存器
HEF4021B
MSI
描述
这 hef4021b 是 一个 8-位 静态的 变换 寄存器
(并行的-至-串行 转换器) 和 一个 同步的 串行
数据 输入 (d
S
), 一个 时钟 输入 (cp), 一个 异步的 起作用的
高 并行的 加载 输入 (pl), 第八 异步的 并行的
数据 输入 (p
0
至 p
7
) 和 缓冲 并行的 输出 从
这 last 三 stages (0
5
至 o
7
).
各自 寄存器 平台 是 一个 d-类型 主控-从动装置 flip-flop 和
一个 设置 直接/clear 直接 输入. 信息 在 p
0
至 p
7
是
asynchronously 承载 在 这 寄存器 当 pl 是 高,
独立 的 cp 和 ds. 当 pl 是 低, 数据 在
D
S
是 shifted 在 这 第一 寄存器 位置 和 所有 这 数据
在 这 寄存器 是 shifted 一个 位置 至 这 正确的 在 这
低 至 高 转变 的 cp. 施密特-触发 action 在 这
时钟 输入 制造 这 电路 高级地 tolerant 至 slower 时钟
上升 和 下降 时间.
图.1 函数的 图解.
图.2 固定 图解.
家族 数据, i
DD
限制 类别 msi
看 家族 规格
hef4021bp(n): 16-含铅的 dil; 塑料
(sot38-1)
hef4021bd(f): 16-含铅的 dil; 陶瓷的 (cerdip)
(sot74)
hef4021bt(d): 16-含铅的 所以; 塑料
(sot109-1)
( ): 包装 designator 北 america
固定
PL 并行的 加载 输入
P
0
至 p
7
并行的 数据 输入
D
S
串行 数据 输入
CP 时钟 输入 (低 至 高 边缘-triggered)
O
5
至 o
7
缓冲 并行的 输出 从 这 last 三 stages
: 点此下载
