6-1799
这 输入 将 continue 至 追踪 直到 这 终止 的 时期 3, 这
一样 作 当 自由 运动.
图示 2 illustrates 这 一样 运作 作 在之上 但是 和 一个
外部 时钟. 如果
strt 是 移除 (在 least t
R
STRt) 在之前
时钟 时期 2, 一个 低 信号 应用 至
STRT 将 漏出 这
drdy flag 作 在之前, 和 和 这 first 积极的-going 时钟
边缘 那 满足 这 (t
SU
strt) 建制 时间, 这 转换器 将
continue 和 时钟 时期 3.
时钟
这 hi5812 能 运作 也 从 它的 内部的 时钟 或者 从
一个 externally 有提供的. 这 clk 管脚 功能 也 作 这
时钟 输出 或者 输入. 所有 转换器 功能 是 synchro-
nized 和 这 rising 边缘 的 这 时钟 信号.
图示 21 显示 这 configuration 的 这 内部的 时钟. 这
时钟 输出 驱动 是 低 电源: 如果 使用 作 一个 输出, 它
应当 不 有 更多 比 1 cmos 门 加载 应用, 和
偏离 线路 电容 应当 是 保持 至 一个 最小.
这 内部的 时钟 将 shut 向下 如果 这 一个/d 是 不 restarted
之后 一个 转换. 这 时钟 可以 也 是 shut 向下 和
一个 打开 集电级 驱动器 应用 至 这 clk 管脚. 这个 应当
仅有的 是 完毕 在 这 样本 portion (这 first 三 时钟
时期) 的 一个 转换 循环, 和 might 是 有用的 为 使用
这 设备 作 一个 数字的 样本 和 支撑.
如果 一个 外部 时钟 是 有提供的 至 这 clk 管脚, 它 必须 有
sufficient 驱动 至 克服 这 内部的 时钟 源. 这
外部 时钟 能 是 shut 止, 但是 又一次, 仅有的 在 这
样本 portion 的 一个 转换 循环. 在 其它 时间, 它 必须
是 在之上 这 minium 频率 显示 在 这 specifications.
在 这 在之上 二 具体情况, 一个 更远 restriction 应用 在 那
这 时钟 应当 不 是 shut 止 在 这 第三 样本
时期 为 更多 比 1ms. 这个 might 导致 一个 内部的
承担-打气 电压 至 decay.
如果 这 内部的 或者 外部 时钟 是 shut 止 在 这
转换 时间 (时钟 循环 4 通过 15) 的 这 一个/d, 这
输出 might 是 invalid 预定的 至 保持平衡 电容 droop.
一个 外部 时钟 必须 也 满足 这 最小 t
低
和
t
高
时间 显示 在 这 specifications. 一个 violation 将
导致 一个 内部的 miscount 和 invalidate 这 结果.
电源 供应 和 grounding
V
DD
和 v
SS
是 这 数字的 供应 管脚: 它们 电源 所有
内部的 逻辑 和 这 输出 驱动器. 因为 这 输出
驱动器 能 导致 快 电流 尖刺 在 这 v
DD
和 v
SS
线条, v
SS
应当 有 一个 低 阻抗 path 至 数字的
地面 和 v
DD
应当 是 好 绕过.
除了 为 v
AA
+, 这个 是 一个 基质 连接 至 v
DD
, 所有
管脚 有 保护 二极管 连接 至 v
DD
和 v
SS
.
输入 过往旅客 在之上 v
DD
或者 在下 v
SS
将 得到 steered 至
这 数字的 供应.
这 v
AA
+ 和 v
AA
- terminals 供应 这 承担-保持平衡
比较器 仅有的. 因为 这 比较器 是 autobalanced
在 conversions, 它 有 好的 低-频率 供应
拒绝. 它 做 不 reject 好 在 高 发生率 不管怎样;
V
AA
- 应当 是 returned 至 一个 clean 相似物 地面 和 v
AA
+
应当 是 rc decoupled 从 这 数字的 供应 作 显示 在
图示 22.
那里 是 大概 50
Ω
的 基质 阻抗
在 v
DD
和 v
AA
+. 这个 能 是 使用, 为 例子, 作
部分 的 一个 低-通过 rc filter 至 attenuate 切换 供应
噪音. 一个 10
µ
f 电容 从 v
AA
+ 至 地面 将
attenuate 30khz 噪音 用 大概 40db. 便条 那
后面的-至-后面的 二极管 应当 是 放置 从 v
DD
至 v
AA
+ 至
handle 供应 至 电容 转变-在 或者 转变-止 电流 尖刺.
动态 效能
快 fourier transform (fft) 技巧 是 使用 至
evaluate 这 动态 效能 的 这 一个/d. 一个 低 distor-
tion sine 波 是 应用 至 这 输入 的 这 一个/d 转换器.
这 输入 是 抽样 用 这 一个/d 和 它的 输出 贮存 在
内存. 这 数据 是 比 transformed 在 这 频率
domain 和 一个 4096 要点 fft 和 analyzed 至 evaluate 这
转换器 动态 效能 此类 作 snr 和 thd.
看 典型 效能 特性.
信号-至-噪音 比率
这 信号 至 噪音 比率 (snr) 是 这 量过的 rms 信号
至 rms 总 的 噪音 在 一个 specified 输入 和 抽样
频率. 这 噪音 是 这 rms 总 的 所有 除了 这
基本的 和 这 first five 调和的 信号. 这 snr 是
依赖 在 这 号码 的 quantization 水平 使用 在 这
转换器. 这 theoretical snr 为 一个 n-位 转换器 和 非
差别的 或者 integral 线性 错误 是: snr = (6.02n + 1.76)
db. 为 一个 完美的 12-位 转换器 这 snr 是 74db.
差别的 和 integral 线性 errors 将 降级 snr.
信号-至-噪音 + 扭曲量 比率
sinad 是 这 量过的 rms 信号 至 rms 总 的 噪音
加 调和的 电源 和 是 表示 用 这 下列的:
有效的 号码 的 位
这 有效的 号码 的 位 (enob) 是 获得 从 这
sinad 数据;
OPTIONAL
CLK
内部的
100k
Ω
18pF
时钟
使能
外部
时钟
图示 21. 内部的 时钟 电路系统
snr = 10 log
sinewave 信号 电源
总的 噪音 电源
sinad = 10 log
sinewave 信号 电源
噪音 + 调和的 电源 (2nd - 6th)
enob =
sinad - 1.76
6.02
HI5812
: 点此下载
