6-1797
theory 的 运作
hi5812 是 一个 cmos 12-位 相似物-至-数字的 转换器 那
使用 电容-承担 保持平衡 至 successively 近似的
这 相似物 输入. 一个 binarily weighted 电容 网络 形式
这 一个/d heart 的 这 设备. 看 这 块 图解 为 这
hi5812.
这 电容 网络 有 一个 一般 node 这个 是
连接 至 一个 比较器. 这 第二 终端 的 各自
电容 是 individually switchable 至 这 输入, v
REF
+ 或者
V
REF
-.
在 这 first 三 时钟 时期 的 一个 转换 循环, 这
switchable 终止 的 每 电容 是 连接 至 这 输入
和 这 比较器 是 正在 自动-保持平衡 在 这 电容
一般 node.
在 这 fourth 时期, 所有 电容 是 disconnected
从 这 输入; 这 一个 representing 这 msb (d11) 是
连接 至 这 v
REF
+ 终端; 和 这 remaining
电容 至 v
REF
-. 这 电容-一般 node, 之后 这
charges balance 输出, 将 表明 whether 这 输入 是
在之上
1
/
2
的 (v
REF
+ - v
REF
-). 在 这 终止 的 这 fourth
时期, 这 比较器 输出 是 贮存 和 这 msb
电容 是 也 left 连接 至 v
REF
+ (如果 这 比较器
是 高) 或者 returned 至 v
REF
-. 这个 准许 这 next
comparison 至 是 在 也
3
/
4
或者
1
/
4
的 (v
REF
+ - v
REF
-).
在 这 终止 的 时期 5 通过 14, 电容 representing
d10 通过 d1 是 测试, 这 结果 贮存, 和 各自
电容 也 left 在 v
REF
+ 或者 在 v
REF
-.
在 这 终止 的 这 15th 时期, 当 这 lsb (d0) 电容 是
测试, (d0) 和 所有 这 previous 结果 是 shifted 至 这
输出 寄存器 和 驱动器. 这 电容 是 reconnected
至 这 输入, 这 比较器 returns 至 这 balance 状态, 和
这 数据-准备好 输出 变得 起作用的. 这 转换 循环 是
now 完全.
相似物 输入
这 相似物 输入 管脚 是 一个 predominately 电容的 加载 那
改变 在 这 追踪 和 支撑 时期 的 这
转换 循环. 在 支撑, 时钟 时期 4 通过 15, 这
输入 加载 是 泄漏 和 偏离 电容, 典型地 较少
比 5
µ
一个 和 20pf.
在 这 开始 的 输入 追踪, 时钟 时期 1, 一些 承担 是
dumped 后面的 至 这 输入 管脚. 这 输入 源 必须 有
低 足够的 阻抗 至 dissipate 这 电流 尖刺 用 这
终止 的 这 追踪 时期 作 显示 在 图示 18. 这
数量 的 承担 是 依赖 在 供应 和 输入
电压. 这 平均 电流 是 也 均衡的 至 时钟
频率.
表格 1. 管脚 描述
管脚 非. 名字 描述
1 DRDY 输出 flag signifying 新 数据 是 有.
变得 高 在 终止 的 时钟 时期 15. 变得 低
当 新 转换 是 started.
2 D0 位 0 (least 重大的 位, lsb).
3 D1 位 1.
4 D2 位 2.
5 D3 位 3.
6 D4 位 4.
7 D5 位 5.
8 D6 位 6.
9 D7 位 7.
10 D8 位 8.
11 D9 位 9.
12 V
SS
数字的 地面 (0v).
13 D10 位 10.
14 D11 位 11 (大多数 重大的 位, msb).
15 OEM 三-状态 使能 为 d4-d11. 起作用的 低 输入.
16 V
AA
- 相似物 地面, (0v).
17 V
AA
+ 相似物 积极的 供应. (+5v) (看 text.)
18 V
在
相似物 输入.
19 V
REF
+ 涉及 电压 积极的 输入, sets 4095
代号 终止 的 输入 范围.
20 V
REF
- 涉及 电压 负的 输入, sets 0 代号
终止 的 输入 范围.
21 STRT 开始 转换 输入 起作用的 低, 公认的
之后 终止 的 时钟 时期 15.
22 CLK clk 输入 或者 输出. 转换 功能 是
同步 至 积极的 going 边缘. (看
text.)
23 OEL 三-状态 使能 为 d0 d3. 起作用的 低 输入.
24 V
DD
数字的 积极的 供应 (+5v).
20mA
10mA
0mA
5V
0V
5V
0V
I
在
CLK
DRDY
200ns/div.
情况: V
DD
= v
AA
+ = 5.0v, v
REF
+ = 4.608v,
V
在
= 4.608v, clk = 750khz, t
一个
= 25
o
C
图示 18. 典型 相似物 输入 电流
HI5812
: 点此下载
