3
simplified 电源 系统 图解
函数的 管脚 描述
vid4 (管脚 1), vid3(管脚 2), vid2 (pin 3), vid1(pin 4)
和 vid0 (管脚 5)
电压 identification 输入 从 微处理器. 这些 管脚
respond 至 TTL 和 3.3v 逻辑 信号. 这 HIP6302 decodes
vid 位 至 establish 这 输出 电压. 看 表格 1.
竞赛 (管脚 6)
输出 的 这 内部的 错误 amplifier. 连接 这个 管脚 至 这
外部 反馈 和 补偿 网络.
fb (管脚 7)
反相的 输入 的 这 内部的 错误 amplifier.
fs/dis (管脚 8)
频道 频率, F
SW
, 选择 和 使不能运转. 一个 电阻 从
这个 管脚 至 地面 sets 这 切换 频率 的 这
转换器. 拉 这个 管脚 至 地面 使不能运转 这 转换器
和 三 states 这 pwm 输出. 看 图示 10.
地 (管脚 9)
偏差 和 涉及 地面. 所有 信号 是 关联 至 这个
管脚.
vsen (管脚 10)
电源 好的 监控 输入. 连接 至 这 微处理器-
核心 电压.
isen2(管脚 11) 和 isen1(管脚 14)
电流 sense 输入 从 这 单独的 转换器 channel’s
阶段 nodes.
pwm2 (管脚 12) 和 pwm1(管脚 13)
PWM 输出 为 各自 驱动 频道 在 使用. 连接 这些
管脚 至 这 pwm 输入 的 一个 hip6601/2/3 驱动器.
pgood (管脚 15)
电源 好的. 这个 管脚 提供 一个 逻辑-高 信号 当 这
微处理器 核心 电压 (vsen 管脚) 是 在里面 specified
限制 和 软-开始 有 安排时间 输出.
V
CC
(管脚 16)
偏差 供应. 连接 这个 管脚 至 一个 5v 供应.
同步的
HIP6302
微处理器
VSEN
VID
调整的 buck
频道
同步的
调整的 buck
频道
pwm 1
pwm 2
VID4
VID3
VID2
VID1
VID0
fs/dis
VSEN
PGOOD
PWM1
PWM2
V
CC
FB
ISEN1
竞赛 ISEN2
地
14
15
16
9
13
12
11
10
1
2
3
4
5
7
6
8
HIP6302HIP6302
: 点此下载
