7-56
HIP5061
definitions 的 电的 specifications
谈及 至 这 函数的 块 图解 的 图示 1 为 loca-
tions 的 函数的 blocks 和 设备.
设备 参数
I
DD
, 安静的 供应 电流
- 供应 电流 和 这
碎片 无能. 这 时钟, 错误 amplifier, 电压-至-电流
转换器, 和 电流 ramp 电路 绘制 仅有的 安静的
电流. 这 供应 电压 必须 是 保持 更小的 比 这
转变-在 电压 的 这 v
DD
clamp 或者 else 这 供应 电流
增加 dramatically.
I
DD
, 运行 供应 电流
- 供应 电流 和 这
碎片 使能. 这 错误 amplifier 是 绘画 它的 最大
电流 因为 v
FB
是 较少 比 它的 涉及 电压. 这
电压-至-电流 amplifier 是 绘画 它的 最大 因为
V
C
是 在 它的 最大. 这 ramp 电路 是 绘画 它的 maxi-
mum 因为 它 是 不 正在 无能 用 这 dmos transis-
tor turning 止.
IV
G
, 安静的 门 驱动器 电流
- 门 驱动器 供应
电流 和 这 ic 无能. 这 门 驱动器 是 不 toggling
和 所以 它 牵引 仅有的 泄漏 电流.
IV
G
, 运行 门 驱动器 电流
- 门 驱动器 供应
电流 和 这 ic 使能. 这 dmos 晶体管 流 是
承载 和 一个 大 电阻 系 至 60v 所以 那 它 是 swinging
从 0v 至 60v 在 各自 循环.
V
DDC
, v
DD
Clamp
- v
DD
电压 在 这 最大 允许
电流 通过 这 v
DD
clamp.
V
REF
, 涉及 电压
- 这 电压 在 fb 那 sets 这
电流 在 v
C
至 零. 这个 是 这 涉及 电压 为 这
直流/直流 转换器.
Amplifiers
|I
FB
|, 输入 电流
- 电流 通过 fb 管脚 当 它 是 在 它的
正常的 运行 电压. 这个 电流 必须 是 考虑
当 连接 这 输出 的 一个 直流/直流 convertor 至 这 fb
管脚 通过 一个 电阻 分隔物.
g
m
(v
FB
), 跨导
- 这 改变 在 电流
通过 这 v
C
管脚 分隔 用 这 改变 在 电压 在 fb.
这 g
m
时间 这 阻抗 在 v
C
和 地面 给
这 电压 增益 的 这 错误 amplifier.
IV
CMAX
, 最大 源 电流
- 这 电流 在 v
C
当 fb 是 更多 比 一个 few hundred millivolts 较少 比
V
REF
.
IV
CMAX
, 最大 下沉 电流
- 这 电流 在 v
C
当
fb 是 更多 比 一个 few hundred millivolts 更多 比 v
REF
.
一个
OL
, 电压 增益
- 改变 在 这 电压 在 v
C
分隔 用
这 改变 在 电压 在 fb. 那里 是 非 resistive 加载 在
V
C
. 这个 是 这 电压 增益 的 这 错误 amplifier 当 g
m
时间 加载 阻抗 是 大 比 这个 增益.
V
CMAX
, v
C
rising 门槛
- 这 电压 在 v
C
那
导致 这 电压-至-电流 amplifier 至 reach 全部-规模.
当 v
C
reaches 这个 电压, 这 v
C
nmos 晶体管 (tran-
sistor 和 它的 流 连接 至 这 v
C
管脚 在 这 函数的
块 图解 的 图示 2) 转变 在 和 tries 至 更小的 这 volt-
age 在 v
C
.
V
CHYS
,v
CMAX
Hysteresis
- 这 电压 在 v
C
那 导致
这 nmos 晶体管 至 turnoff 如果 它 had 被 转变 在 用 v
C
exceeding v
CMAX
. 在 这个 电压 这 电流 输出 的 这 电压-
至-电流 转换器 是 在 roughly 三 quarters 的 全部-规模.
IVC
在
,v
C
在-电压 电流
- 这 电流 描绘
通过 这 v
C
管脚 之后 这 nmos 晶体管 是 转变 在
预定的 至 过度的 电压 在 v
C
. 这 nmos 晶体管 con-
nected 至 这 v
C
管脚 牵引 更多 比 足够的 电流 至
克服 这 全部 规模 源 电流 的 这 错误 amplifier.
时钟
fq, 频率
- 这 频率 的 这 直流/直流 转换器. 这
时钟 的确 runs faster 比 这个 值 所以 那 各种各样的 con-
trol 信号 能 是 内部 发生.
dmos 晶体管
r
ds(在)
, “on” 阻抗
- 阻抗 从 dmos transis-
tor 流 至 源 在 最大 流 电流 和 最小
门 驱动器 电压, v
G
.
I
DSS
, 泄漏 电流
- 电流 通过 dmos 晶体管
在 这 最大 评估 电压.
电流 控制 pwm
g
m
(v
C
), 跨导
- 这 改变 在 这 dmos tran-
sistor 顶峰 流 电流 分隔 用 这 改变 在 电压 在
V
C
. 当 analyzing 直流/直流 转换器 这 dmos 晶体管
和 这 inductor 系 至 这 流 是 sometimes modelled 作
一个 电压-控制 电流 源 和 这个 参数 是 这
增益 的 这 电压-控制 电流 源.
v/i
REF
, 电流 控制 门槛
- 这 电压 在 v
C
那 导致 这 dmos 晶体管 至 shut 止 在 这 最小
controllable 电流. 这个 电压 是 更好 比 这 使能
比较器 门槛 (v
CEN
) 所以 那 作 v
C
rises 这 ic
做 不 jump 从 这 无能 状态 至 这 dmos transis-
tor 组织 一个 大 电流.
t
BT
, blanking 时间
- 在 这 beginning 的 各自 循环 那里 是
一个 blanking 时间 那 这 dmos 晶体管 转变-在 和 stays-
在 非 matter 如何 高 流 这 电流. 这个 blanking 时间
准许 ringing 在 这 外部 parasitic capacitances 和
inductances 至 dampen 和 为 这 charging 的 这 反转
偏差 在 这 rectifier 二极管.
t
ONMIN
, 最小 dmos 晶体管 “on” 时间
- 这 迷你-
mum 在-时间 为 这 dmos 晶体管 在哪里 小 改变
在 这 v
C
电压 制造 predictable 改变 在 这 dmos
晶体管 顶峰 电流. 转换器 应当 是 设计 至
避免 需要 脉冲波 widths 较少 比 这 最小 在 时间.
t
OFFMIN
, 最小 dmos 晶体管 “off” 时间
- 这 最小值-
imum 止-时间 为 这 dmos 晶体管 那 准许 足够的 时间
为 这 ic 至 得到 准备好 为 这 next 循环. 转换器 应当 是
设计 至 避免 需要 脉冲波 widths 所以 大 那 这 迷你-
mum 止 时间 是 violated. (不管怎样, 零 止 时间 是 允许, 那
是, 这 dmos 晶体管 能 停留 在 从 一个 循环 至 这 next.)
MinCI, 最小 controllable 电流
- 当 这 电压
在 v
C
是 在下 v/i
REF
, 这 顶峰 电流 为 这 dmos tran-
sistor 是 too 小 为 这 电流 比较器 至 运作 reli-
ably. 转换器 应当 是 设计 至 避免 运行 这
dmos 晶体管 在 这个 低 电流.
: 点此下载
