10
在 hip6503 产品, 丧失 的 任何 一个 起作用的 atx 输出
(3.3v
在
,5v
在
, 或者 12V
在
; 作 发现 用 这 在-板 电压
monitors) 在 起作用的 状态 运作 导致 这 碎片 至
转变 至 S5 睡眠 状态, 在 增加 至 reporting 这 输入 UV
情况 在 这 故障/msel 管脚. exiting 从 这个 强迫-
S5 状态 能 仅有的 是 达到 用 returning 这 faulting 输入
电压 在之上 它的 UV 门槛, 用 resetting 这 碎片 通过
除去 的 5v
SB
偏差 电压, 或者 用 bringing 这 ss 管脚 在 一个
潜在的 更小的 比 0.8v.
输出 电压
这 输出 电压 是 内部 设置 和 做 不 需要 任何
外部 组件. 选择 的 这 v
MEM
记忆
电压 是 完毕 用 意思 的 一个 外部 电阻 连接
在 这 故障/msel 管脚 和 地面. 一个 内部的 40
µ
一个
(典型) 电流 源 creates 一个 电压 漏出 横过 这个
电阻. 下列的 每 3.3v
SB
ramp-向上 或者 碎片 重置 (看
软-开始 电路), 这个 电压 是 对照的 和 一个 内部的
涉及 和 这 设置 是 latched 在. 为基础 在 这个
comparison, 这 输出 电压 是 设置 在 也 2.5v
(r
SEL
=1k
Ω
), 或者 3.3v (r
SEL
= 10k
Ω
). 它 是 非常 重要的
那 非 电容 是 连接 至 这 故障/msel 管脚; 这
存在 的 一个 电容的 元素 在 这个 管脚 能 含铅的 至 false
记忆 电压 选择. 看 图示 9 为 详细信息.
应用 指导原则
软-开始 间隔
这 5vsb 输出 的 一个 典型 atx 供应 是 有能力 的
725ma. 在 电源-向上 在 一个 睡眠 状态, 它 needs 至 提供
sufficient 电流 至 承担 向上 所有 这 输出 电容 和
同时发生地 提供 一些 数量 的 电流 至 这 输出
负载. 绘画 过度的 amounts 的 电流 从 这 5VSB
输出 的 这 atx 能 含铅的 至 电压 collapse 和 induce 一个
模式 的 consecutive restarts 和 unknown 影响 在 这
系统’s 行为 或者 health.
这 建造-在 软-开始 电路系统 准许 tight 控制 的 这 回转-
向上 速 的 这 输出 电压 控制 用 这 hip6503,
因此 enabling 电源-ups 自由 的 供应 漏出-止 events.
自从 这 输出 是 ramped 向上 在 一个 直线的 fashion, 这
电流 专心致志的 至 charging 这 输出 电容 能 是
计算 和 这 下列的 formula:
, 在哪里
I
SS
- 软-开始 电流 (典型地 10
µ
一个)
C
SS
- 软-开始 电容
V
BG
- bandgap 电压 (典型地 1.26v)
Σ
(
C
输出
x v
输出
) - 总 的 这 产品 在 这
电容 和 这 电压 的 一个 输出 (总的 承担
delivered 至 所有 输出)
预定的 至 这 各种各样的 系统 定时 events, 它 是 推荐
那 这 软-开始 间隔 不 是 设置 至 超过 30ms.
关闭
在 情况 的 一个 故障 情况 那 might endanger 这
计算机 系统, 或者 在 任何 其它 时间, 所有 这 hip6503
输出 能 是 shut 向下 用 拉 这 ss 管脚 在下 这
specified 关闭 水平的 (典型地 0.8v) 和 一个 打开 流
或者 打开 集电级 设备 有能力 的 sinking 一个 最小 的
2ma. 拉 这 ss 管脚 低 effectively shuts 向下 所有 这
通过 elements. 在之上 释放 的 这 ss 管脚, 这 hip6503
undergoes 一个 新 软-开始 循环 和 重新开始 正常的
运作 在 一致 至 这 atx 供应 和 控制 管脚
状态.
布局 仔细考虑
这 典型 应用 employing 一个 hip6503 是 一个 fairly
笔直地 向前 implementation. 像 和 任何 其它 直线的
调整器, 注意 有 至 是 paid 至 这 few 可能地
敏感的 小 信号 组件, 此类 作 那些 连接
至 敏感的 nodes 或者 那些 供应 核心的 用-通过
电流.
这 电源 组件 (通过 晶体管) 和 这 控制
ic 应当 是 放置 first. 这 控制 应当 是 放置 在
一个 central 位置 在 这 motherboard, closer 至 这 记忆
加载 如果 可能, 但是 不 excessively far 从 这 时钟 碎片 或者
这 处理器. insure 这 1v8sb, drv2 和 vsen2
连接 是 合适的 sized 至 carry 250ma 没有
significant resistive losses; 类似的 指导原则 应用 至 这
VCLK 输出, 这个 能 deliver 作 更 作 800mA (典型).
作 这 电流 为 这 VCLK 输出 是 提供 从 这 ATX
3.3v, 这 连接 从 这 3v3 管脚 至 这 3.3v 平面
应当 是 sized 至 carry 这 最大 时钟 输出 电流
当 exhibiting negligible 电压 losses. similarly, 这 5VSB
和 这 5V 管脚 是 carrying significant 水平 的 电流 - 为
最好的 结果, insure 它们 是 连接 至 它们的 各自的
来源 通过 adequately sized 查出. 这 通过
晶体管 应当 是 放置 在 焊盘 有能力 的 heatsinking
相一致 这 设备的 电源 消耗. 在哪里 适用,
多样的 通过 连接 至 一个 大 内部的 平面 能
significantly 更小的 localized 设备 温度 上升.
placement 的 这 解耦 和 大(量) 电容 应当
follow 一个 placement reflecting 它们的 目的. 作 此类, 这
图示 9. 2.5/3.3v
MEM
输出 电压 选择
电路系统 详细信息
故障/msel
40
µ
一个
+
-
+
-
0.2v
mem 电压
选择 竞赛
R
SEL
R
SEL
V
MEM
1k
Ω
10k
Ω
2.5v
3.3v
5VSB
I
COUT
I
SS
C
SS
V
BG
×
------------------------------
Σ
C
输出
V
输出
×()×
=
HIP6503
: 点此下载
