6
forces 这 故障 管脚 低. 这 c
SS
电容 是 也 使用 至
提供 一个 控制 电压 回转 比率 在 起作用的-至-睡眠
transitions 在 这 3.3v
双
和 2.5/3.3v
MEM
输出.
12v (管脚 14)
连接 这个 管脚 至 这 atx (或者 相等的) 12v 输出. 这个
管脚 是 使用 至 监控 这 状态 的 这 电源 供应 作 好
作 提供 偏差 为 这 nmos-兼容 输出 驱动器. 12V
存在 在 这 碎片 在 这 absence 的 偏差 电压, 或者
severe 12V brownout 在 起作用的 states (s0, s1) 运作
能 含铅的 至 碎片 misbehavior.
vsen2 (管脚 16)
连接 这个 管脚 至 这 记忆 输出 (v
OUT2
). 在 睡眠
states, 这个 管脚 是 管制 至 2.5v 或者 3.3v (为基础 在 R
SEL
)
通过 一个 内部的 通过 晶体管 有能力 的 传送
300ma (典型地). 当 v
OUT2
是 编写程序 至 2.5v, 这
起作用的-状态 电压 在 这个 管脚 是 管制 通过 一个
外部 npn 晶体管 连接 在 这 drv2 管脚. 为 这
3.3v 设置, 这 atx 3.3v 是 passed 至 这个 管脚 通过 一个
全部地 在 n-mos 晶体管. 在 所有 运行 states, 这
电压 在 这个 管脚 是 监控 为 下面-电压 events.
drv2 (管脚 15)
为 这 2.5v rdram 系统, 连接 这个 管脚 至 这 根基
的 一个 合适的 npn 晶体管. 这个 通过 晶体管 regulates
这 2.5v 输出 从 这 atx 3.3v 在 起作用的 states
运作. 为 3.3v sdram 系统 连接 这个 管脚 至 这
门 的 一个 合适的 n-mos 晶体管; 这个 晶体管 是 使用 至
转变 在 这 atx 3.3v 输出.
3v3dl (管脚 4)
连接 这个 管脚 至 这 3.3v 双 输出 (v
OUT1
). 在 睡眠
states, 这 电压 在 这个 管脚 是 管制 至 3.3v; 在 起作用的
states, atx 3.3v 输出 是 delivered 至 这个 node 通过 一个
全部地 在 n-mos 晶体管. 在 所有 运行 states, 这个
管脚 是 监控 为 下面-电压 events.
3v3dlsb (管脚 3)
连接 这个 管脚 至 这 根基 的 一个 合适的 npn 晶体管. 在
睡眠 states, 这个 晶体管 是 使用 至 regulate 这 电压 在
这 3v3dl 管脚 至 3.3v.
dla (管脚 10)
连接 这个 管脚 至 这 门 的 合适的 n-mosfets, 这个
在 起作用的 states, 是 使用 至 转变 在 这 atx 3.3v 和 5v
输出 在 这 3.3v
双
和 5v
双
输出,
各自.
5vdl (管脚 12)
连接 这个 管脚 至 这 5v
双
输出 (v
OUT3
). 在 也
运行 状态, 这 电压 在 这个 管脚 是 提供 通过 一个
全部地 在 mos 晶体管. 这个 管脚 是 也 监控 为 下面-
电压 events.
5vdlsb (管脚 11)
连接 这个 管脚 至 这 门 的 一个 合适的 p-场效应晶体管 或者
双极 pnp. 在 睡眠 states, 这个 晶体管 是 切换 在,
连接 这 atx 5vsb 输出 至 这 5v
双
调整器
输出.
描述
运作
这 hip6501a 控制 3 输出 电压 (谈及 至 计算数量
1, 2, 和 3). 它 是 设计 为 微处理器 计算机
产品 和 3.3v, 5v, 5vsb, 和 12v 输出 从 一个
atx 电源 供应. 这 ic 是 composed 的 二 直线的
控制者 供应 这 pci slots’ 3.3v
AUX
电源
(3.3v
双
, v
OUT1
) 和 这 2.5v rdram 或者 3.3v sdram
记忆 电源 (2.5/3.3v
MEM
, v
OUT2
), 和 一个 双 转变
控制 供应 这 5v
双
电压 (v
OUT3
). 在
增加, 所有 这 控制 和 monitoring 功能 需要
为 完全 acpi implementation 是 整体的 在 这
hip6501a.
Initialization
这 hip6501a automatically initializes 在之上 receipt 的 输入
电源. 这 电源-在 重置 (por) 函数 continually
monitors 这 5vsb 输入 供应 电压, 初始的 软-开始
运作 之后 它 超过 它的 por 门槛 (在 也 s3 或者
s4/s5 states). 至 确保 stabilization 的 这 5vsb 供应
在之前 运作 是 允许, por 是 released 3.3ms
(典型地) 之后 5vsb 超过 这 por 门槛. 这
5vsb por trip 事件 是 也 使用 至 锁 在 这 记忆
电压 设置 为基础 在 r
SEL
.
运算的 真实 tables
这 en3vdl 和 en5vdl 管脚 提供 一个 host 的 choices 在
条款 的 这 整体的 系统 architecture 和 supported
特性. tables 1-3 describe 这 真实 结合体
pertaining 至 各自 的 这 三 输出.
作 seen 在 表格 1,
en3vdl simply 控制 whether 这
3.3vdual 平面 仍然是 powered 向上 在 s4/s5 睡眠
状态.
表格 1. 3.3v
双
输出 (v
OUT1
) 真实 表格
EN3VDL S5 S3 3V3DL COMMENTS
0 1 1 3.3v s0, s1 states (起作用的)
0 1 0 3.3v S3
0 0 1 便条 4 维持 previous 状态
0 0 0 3.3v s4/s5
1 1 1 3.3v s0, s1 states (起作用的)
1 1 0 3.3v S3
1 0 1 便条 4 维持 previous 状态
1 0 0 0V s4/s5
便条:
4. 结合体 不 允许.
HIP6501A
: 点此下载
