hm6264bi 序列
9
写 循环
hm6264bi-10 hm6264bi-12
参数 标识 最小值 最大值 最小值 最大值 单位 注释
写 循环 时间 t
WC
100 — 120 — ns
碎片 选择 至 终止 的 写 t
CW
80 — 85 — ns 2
地址 建制 时间 t
作
0—0—ns3
地址 有效的 至 终止 的 写 t
AW
80 — 85 — ns
写 脉冲波 宽度 t
WP
60 — 70 — ns 1, 9
写 恢复 时间 t
WR
0—0—ns4
我们
至 输出 在 高-z t
WHZ
0 35 0 40 ns 5
数据 至 写 时间 overlap t
DW
40 — 40 — ns
数据 支撑 从 写 时间 t
DH
0—0—ns
输出 起作用的 从 终止 的 写 t
OW
5—5—ns
输出 使不能运转 至 输出 在 高-z t
OHZ
0 35 0 40 ns 5
注释: 1. 一个 写 occurs 在 这 overlap 的 一个 低
CS1
, 和 高 cs2, 和 一个 高
我们
. 一个 写 begins 在
这 最新的 转变 among
CS1
going 低,cs2 going 高 和
我们
going 低. 一个 写 ends 在 这
earliest 转变 among
CS1
going 高 cs2 going 低 和
我们
going 高. 时间 t
WP
是 量过的
从 这 beginning 的 写 至 这 终止 的 写.
2. t
CW
是 量过的 从 这 后来的 的
CS1
going 低 或者 cs2 going 高 至 这 终止 的 写.
3. t
作
是 量过的 从 这 地址 有效的 至 这 beginning 的 写.
4. t
WR
是 量过的 从 这 earliest 的
CS1
或者
我们
going 高 或者 cs2 going 低 至 这 终止 的 写
循环.
5. 在 这个 时期, i/o 管脚 是 在 这 输出 状态, 因此 这 输入 信号 的 这 opposite 阶段
至 这 输出 必须 不 是 应用.
6. 如果
CS1
变得 低 同时发生地 和
我们
going 低 之后
我们
变得 低, 这 输出 仍然是 在 高
阻抗 状态.
7. dout 是 这 一样 阶段 的 这 写 数据 在 这个 写 循环.
8. dout 是 这 读 数据 的 这 next 地址
9. 在 这 写 循环 和
OE
低 fixed, t
WP
必须 satisfy 这 下列的 等式 至 避免 一个 问题 的
数据 总线 contention
t
WP
≥
t
WHZ
最大值 + t
DW
最小值
: 点此下载
