20 MHz
交流 电的 特性
(看 注释 1 和 4 和
图示 1
thru
图示 5
)v
CC
e
50V
g
10% 除非 否则 specified T
一个
e
0
Cto
一个
70
C 为
HPC46083HPC46003
b
40
Cto
一个
85
C 为 HPC36083HPC36003
b
40
Cto
一个
105
C 为 HPC26083HPC26003
b
55
Cto
一个
125
C 为 HPC16083HPC16003 (持续)
标识 和 Formula 参数 最小值 最大值 单位 便条
t
DC1ALER
延迟 从 CKI Rising
0 35 ns (注释 1 2)
边缘 至 ALE Rising 边缘
t
DC1ALEF
延迟 从 CKI Rising
0 35 ns (注释 1 2)
边缘 至 ALE 下落 边缘
t
DC2ALER
e
t
C
一个
20 延迟 从 CK2 Rising
45 ns (便条 2)
边缘 至 ALE Rising 边缘
t
DC2ALEF
e
t
C
一个
20 延迟 从 CK2 Rising
45 ns (便条 2)
边缘 至 ALE Rising 边缘
t
LL
e
t
C
b
9 ALE 脉冲波 宽度 41 ns
t
ST
e
t
C
b
7 建制 的 地址 有效的
18 ns
在之前 ALE 下落 边缘
t
VP
e
t
C
b
5 支撑 的 地址 有效的
20 ns
之后 ALE 下落 边缘
t
ARR
e
t
C
b
5 ALE 下落 边缘 至 RD 下落 边缘 20 ns
t
ACC
e
t
C
一个
WS
b
55 数据 输入 有效的 之后
145 ns (便条 6)
地址 输出 有效的
t
RD
e
t
C
一个
WS
b
65 数据 输入 有效的 之后
95 ns
RD 下落 边缘
t
RW
e
t
C
一个
WS
b
10 RD 脉冲波 宽度 140 ns
t
DR
e
t
C
b
15 支撑 的 数据 输入 有效的
060 ns
之后 RD
Rising 边缘
t
RDA
e
t
C
b
15 总线 使能 之后 RD Rising 边缘 85 ns
t
ARW
e
t
C
b
5 ALE 下落 边缘 至
45 ns
WR 下落 边缘
t
WW
e
t
C
一个
WS
b
15 WR 脉冲波 宽度 160 ns
t
V
e
t
C
一个
WS
b
5 数据 输出 有效的 在之前
145 ns
WR
Rising 边缘
t
HW
e
t
C
b
5 支撑 的 数据 有效的 之后
20 ns
WR
Rising 边缘
t
DAR
e
t
C
一个
WS
b
50 下落 边缘 的 ALE
75 ns
至 下落 边缘 的 RDY
t
RWP
e
t
C
RDY 脉冲波 宽度 100 ns
地址 CyclesRead CyclesWrite 循环
准备好
输入
Note
C
L
e
40 pF
便条 1
这些 交流 特性 是 有保证的 和 外部 时钟 驱动 在 CKI having 50% 职责 循环 和 和 较少 比 15 pF 加载 在 CKO 和 上升 和 下降
时间 (t
CKIR
和 T
CKIL
) 在 CKI 输入 较少 比 25 ns
便条 2
做 不 设计 和 这些 参数 除非 CKI 是 驱动 和 一个 起作用的 signal 当 使用 一个 被动的 结晶 circuit 它的 稳固 是 不 有保证的 如果 也
CKI 或者 CKO 是 连接 至 任何 外部 逻辑 其它 比 这 被动的 组件 的 这 结晶 circuit
便条 3
t
HAE
是 spec’d 为 情况 和 HLD 下落 边缘 occurring 在 这 最新的 时间 它 能 是 accepted 在 这 呈现 CPU 循环 正在 executed 如果 HLD 下落
边缘 occurs later t
HAE
作 长 作 (3t
C
一个
4WS
一个
72 t
C
一个
100) 将 出现 取决于 在 这 下列的 CPU 操作指南 cycles 它的 wait 状态 和 准备好 input
便条 4
WS (t
WAIT
) x (号码 的 preprogrammed wait states) 最小 和 最大 值 是 计算 在 最大 运行 frequency t
C
e
20 MHz 和
一个 wait programmed
便条 5
预定的 至 emulation restrictionsactual 限制 将 是 better
便条 6
这个 是 有保证的 用 设计 和 不 tested
4
: 点此下载
