HPC3130
pci hot plug 控制
scps029b – december1998
13
邮递 办公室 盒 655303
•
达拉斯市, 德州 75265
终端 功能 (持续)
系统 接口
终端
名字
非.
120
非.
128
非.
144
i/o 函数
框架 20 21 23 I 框架. 这个 输入 和 这 irdy输入 表明 那 这 pci 总线 是 空闲. 当 这 hpc3130
senses 这 pci 总线 是 空闲 之后 idlegnt
是 低, 一个 hot-plug slot 能 是 连接 至 这 pci
总线. 这个 输入 必须 是 连线的 至 一个 有效的 逻辑 水平的 如果 这 总线 idling 程序 是 不 执行.
IDLEGNT 19 20 22 I 空闲 grant. 这个 输入 indicates 当 这 pci 总线 是 idled 用 这 host-pci 桥 之后 一个
要求 是 制造 用 idlereq
. 这 协议 是 完全同样的 至 pci 要求/grant. 这个 输入 必须 是
连线的 至 一个 有效的 逻辑 水平的 如果 这 总线 idling 程序 是 不 执行.
IDLEREQ 18 19 21 O 空闲 要求. 这个 输出 是 驱动 至 要求 这 host-pci 桥 至 空闲 这 pci 总线 在之前
连接 一个 hot-plug slot. 这 协议 是 完全同样的 至 pci 要求/grant. 一个 pullup 电阻 必须
是 执行 在 这个 终端 如果 这 总线 idling 程序 是 不 执行.
INTR 24 25 27 O 系统 中断. 这个 输出 提供 一个 系统 中断. 这 hpc3130 能 是 编写程序
至 assert 这个 中断 下面 各种各样的 情况, 这个 将 是 serviced 用 这 hot-plug 维护.
此外, 这 事件 状态/使能 状态 是 一致的 和 这
acpi 规格
和, 作 一个
结果, 支持 acpi 控制 方法 为 切换 这 hpc3130.
INTR 23 24 26 O 系统 中断. 这个 打开 流 输出 提供 一个 系统 中断. 这 hpc3130 能 是
编写程序 至 assert 这个 中断 下面 各种各样的 情况, 这个 将 是 serviced 用 这
hot-plug. 此外, 这 事件 状态/使能 状态 是 一致的 和 这
acpi 规格
和, 作 一个 结果, 支持 acpi 控制 方法 为 切换 这 hpc3130.
IRDY 21 22 24 I initiator 准备好. 这个 和 这 框架 输入 表明 那 这 pci 总线 是 空闲. 当 这 hpc3130
senses 这 pci 总线 是 空闲 之后 idlegnt
是 低, 一个 hot-plug slot 将 是 连接 至 这 pci
总线. 这个 输入 必须 是 连线的 至 一个 有效的 逻辑 水平的 如果 这 总线 idling 程序 是 不 执行.
PCLK 16 17 19 I pci 时钟 输入. 这些 terminals 提供 这 pci 时钟 至 这 hpc3130, 这个 使用 它 仅有的 为
activity 指示信号 定时, idlereq
/idlegnt协议, 和 连接 sequencing.
PRST 14 15 17 I pci 重置. 这个 信号 提供 这 pci 重置 至 这 hpc3130. 之后 一个 pci 重置, 这 hpc3130
resides 在 一个 状态 在哪里 所有 slots 是 使能, 作 在 一个 非-hot-plug 系统. 这 hpc3130
passes pci resets 从 这 host 至 所有 hot-plug slots.
SGNT 13 14 16 O secondary grant. 这个 输出 提供 一个 scheme 至 cascade 一个 secondary hpc3130 设备 在
顺序 至 提供 更多 比 四 slots. 这 sgnt
输出 从 这 primary hpc3130 是 输入 至
这 idlegnt
终端 为 这 secondary hpc3130. 之后 这 secondary hpc3130 requests
这 primary hpc3130 至 空闲 这 总线, 这 primary hpc3130 arbitrates 为 这 总线 使用
IDLEREQ
. once idlegnt是 asserted, 这 primary hpc3130 asserts 它的 sgnt输出. 这个
indicates 至 这 secondary hpc3130 设备 那 它 能 连接 至 这 总线.
SMODE 27 28 30 I 串行 总线 模式. 当 这个 输入 是 asserted 高, 这 内部的 hpc3130 寄存器 是
accessible 通过 串行 总线 接口; 否则, 它们 是 accessed 通过 这 generic
并行的 总线 接口. 这个 输入 选择 这 控制 总线 接口.
SREQ 12 13 15 I secondary 要求. 这个 输入 提供 一个 scheme 至 cascade 一个 第二 hpc3130 设备 在
顺序 至 提供 更多 比 四 slots. 这 idlereq
从 这 第二 hpc3130 设备 是 输入
至 这 sreq
终端 的 这 primary hpc3130. 如果 这 第二 hpc3130 设备 arbitrates 为 这
总线 用 asserting 它的 idlereq
输出, 这个 scheme 导致 这 primary hpc3130 至 assert 它的
IDLEREQ
. 如果 cascading 是 不 使用, 这个 输入 是 牵引的 高.
SYSM66EN 25 26 28 i/o pci 总线 频率 指示信号. 这个 信号 indicates 这 pci 时钟 频率 (所需的)东西 的 这
hot-plug slots, 和 必须 是 系 至 这 系统 pci 总线 m66en 信号. 这 输出 从 这个
终端 仅有的 改变 状态 之后 一个 pci 重置 和 是 仅有的 必需的 在 一个 66-mhz 系统.
: 点此下载
