8月 21, 2001 (版本 3.1) 1
特性
• 10 ns 管脚-至-管脚 逻辑 延迟 在 所有 管脚
•f
CNT
至 111 mhz
• 216 macrocells 和 4800 usable 门
• 向上 至 166 用户 i/o 管脚
• 5 v 在-系统 可编程序的
- 忍耐力 的 10,000 程序/擦掉 循环
- 程序/擦掉 在 全部 商业的 电压 和
温度 范围
• 增强 管脚-locking architecture
• 有伸缩性的 36v18 函数 块
- 90 产品 条款 驱动 任何 或者 所有 的 18 macrocells
在里面 函数 块
- global 和 产品 期 clocks, 输出 使能, 设置
和 重置 信号
• extensive ieee 标准 1149.1 boundary-scan (jtag)
支持
• 可编程序的 电源 减少 模式 在 各自
macrocell
• 回转 比率 控制 在 单独的 输出
• 用户 可编程序的 地面 管脚 能力
• 扩展 模式 安全 特性 为 设计 保护
• 高-驱动 24 毫安 输出
• 3.3 v 或者 5 v i/o 能力
• 先进的 cmos 5v fastflash 技术
• Supports 并行的 程序编制 的 更多 比 一个
xc9500 concurrently
• 有 在 160-管脚 pqfp, 352-管脚 bga, 和 208-pin
hqfp 包装
描述
这 xc95216 是 一个 高-效能 cpld 供应
先进的 在-系统 程序编制 和 测试 能力 为
一般 目的 逻辑 integration. 它 是 包括 的 twelve
36v18 函数 blocks, 供应 4,800 usable 门 和
传播 延迟 的 10 ns. 看图示 2为 这 architec-
ture overview.
电源 管理
电源 消耗 能 是 减少 在 这 xc95216 用 con-
figuring macrocells 至 标准 或者 低-电源 模式 的
运作. unused macrocells 是 转变 止 至 降低
电源 消耗.
运行 电流 为 各自 设计 能 是 近似 为
明确的 运行 情况 使用 这 下列的 等式:
I
CC
(毫安) =
MC
HP
(1.7) + mc
LP
(0.9) + mc (0.006 毫安/mhz) f
在哪里:
MC
HP
= macrocells 在 高-效能 模式
MC
LP
= macrocells 在 低-电源 模式
mc = 总的 号码 的 macrocells 使用
f = 时钟 频率 (mhz)
图示 1显示 一个 典型 计算 为 这 xc95216
设备.
1
xc95216 在-系统 可编程序的
CPLD
8月 21, 2001 (版本 3.1)
10*
产品 规格
时钟 频率 (mhz)
典型 i
CC
(毫安)
050
200
(360)
(500)
(340)
400
600
100
H
igh p
erform
ance
低 电源
X5918
图示 1: 典型 i
CC
vs. 频率 为 xc95216
: 点此下载
