9
函数的 描述
这 numerically 控制 振荡器/modulator (ncom)
生产 一个 数字的 complex sinusoid 波形 谁的
振幅, 阶段 和 频率 是 控制 用 一个 设置 的
输入 command words. 当 使用 作 一个 numerically
控制 振荡器 (nco), 它 发生 16-位 sine 和
cosine vectors 在 一个 最大 样本 比率 的 33mhz. 这
ncom 能 是 preprogrammed 至 生产 一个 常量 (cw)
sine 和 cosine 输出 为 直接 数字的 综合 (dds)
产品. alternatively, 这 阶段 和 频率 输入
能 是 updated 在 real 时间 至 生产 一个 fm, psk, fsk, 或者
msk modulated 波形. 这 complex 乘法器/
accumulator (cmac) 能 是 使用 至 乘以 这个 波形
用 一个 输入 信号 为 am 和 qam 信号. 用 stepping 这
阶段 输入, 这 输出 的 这 只读存储器 变为 一个 FFT twiddle
因素; 当 数据 是 输入 至 这 vector 输入 (看 块
图解), 这 ncom calculates 一个 fft butterfly.
作 显示 在 这 块 图解, 这 NCOM 组成 的 三
部分: 阶段 和 频率 控制 部分 (pfcs),
sine/cosine 发生器, 和 cmac. 这 pfcs stores 这
阶段 和 频率 输入 和 使用 它们 至 计算 这
阶段 角度 的 一个 rotating complex vector. 这 sine/cosine
发生器 执行 一个 lookup 在 这个 阶段 和 输出 这
适合的 值 为 这 sine 和 cosine. 这 sine 和
cosine 表格 一个 设置 的 输入 至 这 cmac, 这个 multiplies
它们 用 这 输入 vector 至 表格 这 modulated 输出.
阶段 和 频率 控制 部分
这 阶段 和 频率 的 这 内部 发生 sine
和 cosine 是 控制 用 这 PFCS (块 图解). 这
pfcs 发生 一个 32-位 文字 那 代表 这 电流
阶段 的 这 sine 和 cosine waves 正在 发生; 这
sine/ cosine argument. stepping 这个 阶段 角度 从 0
通过 全部 规模 (2
32
- 1) corresponds 至 这 阶段 角度 的
一个 sinusoid 开始 在 0
o
和 advancing 周围 这 单位 circle
counterclockwise. 这 pfcs automatically increments 这
阶段 用 一个 preprogrammed 数量 在 每 rising 边缘 的
这 外部 时钟. 这 值 的 这 阶段 步伐 (这个 是 这
总 的 这 中心 和 补偿 频率 寄存器) 是:
这 pfcs 是 分隔 在 二 sections: 这 阶段
accumulator 使用 这 数据 在 c0-15 至 计算 这 阶段
角度 那 是 这 输入 至 这 sine/cosine 部分
(sine/cosine argument); 这 时间 accumulator 供应 一个
脉冲波 至 mark 这 passage 的 一个 preprogrammed 时期 的
时间.
这 阶段 accumulator 和 时间 accumulator 工作 在 这
一样 principle: 一个 32-位 文字 是 增加 至 这 内容 的 一个
32-位 accumulator 寄存器 每 时钟 循环; 当 这 总
导致 这 adder 至 overflow, 这 accumulation 持续
和 这 32 位 的 这 adder going 在 这 accumulator
寄存器. 这 overflow 位 是 使用 作 一个 输出 至 表明 这
定时 的 这 accumulation overflows. 在 这 时间
accumulator, 这 overflow 位 发生
tico, 这 时间
accumulator carry 输出 (这个 是 这 仅有的 输出 的 这 时间
accumulator). 在 这 阶段 accumulator, 这 overflow 是
inverted 至 发生 这 阶段 accumulator carry 输出,
paco.
这 输出 的 这 阶段 accumulator 变得 至 这 阶段
adder, 这个 adds 一个 补偿 至 这 顶 16 位 的 这 阶段.
这个 32-位 号码 形式 这 argument 的 这 sine 和
cosine, 这个 是 passed 至 这 sine/cosine 发生器.
两个都 accumulators 是 承载 16 位 在 一个 时间 在 这
c0-15 总线. 数据 在 c0-15 是 承载 在 一个 的 这 三
输入 寄存器 当
cs 和 wr 是 低. 这 数据 在 这
大多数 significant 输入 寄存器 和 least significant 输入
寄存器 形式 一个 32-位 文字 那 是 这 输入 至 这 中心
频率 寄存器, 补偿 频率 寄存器 和 时间
accumulator. 这些 寄存器 是 承载 用 enabling 这
恰当的 寄存器 使能 信号; 为 例子, 至 加载 这 中心
频率 寄存器, 这 数据 是 承载 在 这 ls 和 ms
输入 寄存器, 和
ENCFREG 是 设置 至 零; 这 next rising
边缘 的 clk 将 通过 这 注册 版本 的
encfreg,
r.encfreg, 至 这 时钟 使能 的 这 中心 频率
寄存器; 这个 寄存器 然后 gets 承载 在 这 下列的
rising 边缘 的 clk. 这 内容 的 这 输入 寄存器 将
是 continuously 承载 在 这 中心 频率 寄存器
作 长 作
r.encfreg 是 低.
这 阶段 寄存器 是 承载 在 一个 类似的 manner. 假设
pmsel 是 高, 这 内容 的 这 阶段 输入 寄存器 是
承载 在 这 阶段 寄存器 在 每 rising 时钟 边缘
那 r.enphreg 是 低. 如果 pmsel 是 低, mod0-1 供应
这 二 大多数 significant 位 在 这 阶段 寄存器 (mod1
是 这 msb) 和 这 least significant 14 位 是 承载 和
0. mod0-1 是 使用 至 发生 一个 四方形 阶段 变换 Keying
(qpsk) 信号 (表格 2).
这 阶段 accumulator 组成 的 寄存器 和 adders
那 计算 这 值 的 这 电流 阶段 在 每 时钟. 它
有 三 输入: 中心 频率, 这个 corresponds 至
这 运输车 频率 的 一个 信号; 补偿 频率, 这个 是
这 背离 从 这 中心 频率; 和 阶段, 这个
是 一个 16-位 号码 那 是 增加 至 这 电流 阶段 为 PSK
阶段 步伐 =
信号 频率
时钟 频率
----------------------------------------------
2
32
×
表格 1. ad0-1 解码
AD1 AD0
CS WR 函数
000
↑
加载 least 重大的 位
的 频率 输入.
010
↑
加载 大多数 重大的 位
的 频率 输入.
100
↑
加载 阶段 寄存器.
1 1 X X 保留.
X X 1 X 非 运作.
HSP45116
: 点此下载
