HSP43168JC-33_集成电路资料查询网

5
HSP43168
延迟
1-16
††
延迟
1-16
††
延迟 3
ALU
AB
ALU
AB
ALU
AB
ALU
AB
ina0-9
inb1-9/
lifo 一个
lifo b
延迟
1-16
††
M
U
X
M
U
X
D
E
M
U
X
M
U
X
M
U
X
延迟
1-16
††
延迟
1-16
††
延迟
1-16
††
延迟
1-16
††
延迟
1-16
††
延迟
1-16
††
延迟
1-16
††
ALU
AB
ALU
AB
ALU
AB
ALU
AB
lifo 一个
lifo b
延迟
1-16
M
U
X
M
U
X
D
E
M
U
X
延迟
1-16
††
延迟 3
延迟 4
M
U
X
延迟 3
延迟 3
延迟 3
REG
X
COEF
BANK
REG
REG
X
COEF
BANK
REG
REG
X
REG
REG
X
COEF
BANK
REG
REG
X
COEF
BANK
REG
REG
X
COEF
BANK
REG
REG
X
COEF
BANK
REG
REG
X
COEF
BANK
REG
延迟 4
ADDER
M
U
X
REG
0
延迟 5
mux/
ADDER
延迟 2
控制
out9-27
延迟 6
OEL
OEH
a0-8
WR
mux0-1
ACCEN
cin0-9
csel0-4
FWRD
RVRS
SHFTEN
TXFR
†
odd/甚至
†
模式 选择
†
odd/甚至
†
odd/甚至
†
模式 选择
fir cell 一个 fir cell b
10
9
10
5
9
2
19
9
†
round 使能
out0-8
INB0
R
E
G
ADDER
M
U
X
REG
0
R
E
G
fir 一个
ACCUMULATOR
fir b
ACCUMULATOR
数据 反馈
电路系统
数据 反馈
电路系统
输出
支持
寄存器
输出
支持
寄存器
decimation 寄存器
decimation 寄存器
3210
3
210
延迟
1-16
††
延迟
1-16
††
延迟
1-16
††
延迟 3
号码 的
延迟 4
M
U
X
延迟 3
图示 1. 双 fir 过滤
COEF
BANK
†
odd 甚至 对称
†
fir 一个 odd/甚至 # taps
†
fir b odd/甚至 # taps
†
fir b 输入 源
†
数据 倒置 使能
†
round 使能
†
decimation 因素
†
处理器 控制 words
†
fir b 输入
源
对称
†
fir 一个 odd/甚至 # taps
fir 一个 反转 path
fir 一个 向前 path
fir b 反转 path
fir b 向前 path
对称
†
fir b
odd/甚至 # taps
†
odd/甚至 对称
†
模式 选择
†
数据 倒置 使能
†
数据 倒置 使能
††
decimation 因素
28
11
10
21
11
10
10
22
CLK
1
0
1
0
TAPS

标　题:
内　容:
用户名:

手机号:	(*未登录用户需填写手机号,手机号不公开,可用于网站积分.)

本平台电子爱好着纯手工中文简译:	截至2020/5/17日,支持英文词汇500个

5 HSP43168 延迟 1-16 †† 延迟 1-16 †† 延迟 3 ALU AB ALU AB ALU AB ALU AB ina0-9 inb1-9/ lifo 一个 lifo b 延迟 1-16 †† M U X M U X D E M U X M U X M U X 延迟 1-16 †† 延迟 1-16 †† 延迟 1-16 †† 延迟 1-16 †† 延迟 1-16 †† 延迟 1-16 †† 延迟 1-16 †† ALU AB ALU AB ALU AB ALU AB lifo 一个 lifo b 延迟 1-16 M U X M U X D E M U X 延迟 1-16 †† 延迟 3 延迟 4 M U X 延迟 3 延迟 3 延迟 3 REG X COEF BANK REG REG X COEF BANK REG REG X REG REG X COEF BANK REG REG X COEF BANK REG REG X COEF BANK REG REG X COEF BANK REG REG X COEF BANK REG 延迟 4 ADDER M U X REG 0 延迟 5 mux/ ADDER 延迟 2 控制 out9-27 延迟 6 OEL OEH a0-8 WR mux0-1 ACCEN cin0-9 csel0-4 FWRD RVRS SHFTEN TXFR † odd/甚至 † 模式选择 † odd/甚至 † odd/甚至 † 模式选择 fir cell 一个 fir cell b 10 9 10 5 9 2 19 9 † round 使能 out0-8 INB0 R E G ADDER M U X REG 0 R E G fir 一个 ACCUMULATOR fir b ACCUMULATOR 数据反馈电路系统数据反馈电路系统输出支持寄存器输出支持寄存器 decimation 寄存器 decimation 寄存器 3210 3 210 延迟 1-16 †† 延迟 1-16 †† 延迟 1-16 †† 延迟 3 号码的延迟 4 M U X 延迟 3 图示 1. 双 fir 过滤 COEF BANK † odd 甚至对称 † fir 一个 odd/甚至 # taps † fir b odd/甚至 # taps † fir b 输入源 † 数据倒置使能 † round 使能 † decimation 因素 † 处理器控制 words † fir b 输入源对称 † fir 一个 odd/甚至 # taps fir 一个反转 path fir 一个向前 path fir b 反转 path fir b 向前 path 对称 † fir b odd/甚至 # taps † odd/甚至对称 † 模式选择 † 数据倒置使能 † 数据倒置使能 †† decimation 因素 28 11 10 21 11 10 10 22 CLK 1 0 1 0 TAPS

	电话：13410210660 QQ : 84325569
	联系方式： E-mail:CaiZH01@163.com