4
管脚 描述
标识 类型 描述
V
CC
V
CC
: +5v 电源 供应 管脚.
地 地面.
cin0-9 I 控制/系数 数据 总线. 处理器 接口 为 加载 控制 数据 和 coefficients. cin0 是 这 lsb.
a0-8 I 控制/系数 地址 总线. 处理器 接口 为 寻址 控制 和 系数 寄存器. A0 是 这
lsb.
WR I 控制/系数 写 时钟. 数据 是 latched 在 这 控制 和 系数 寄存器 在 这 rising 边缘 的
wr.
csel0-4 I 系数 选择. 这个 输入 确定 这个 的 这 32 系数 sets 是 至 是 使用 用 FIR 一个 和 b. 这个 输入
是 注册 和 csel0 是 这 lsb.
ina0-9 I 输入 至 fir 一个. ina0 是 这 lsb.
inb0-9 i/o 双向的 输入 为 FIR b. INB0 是 这 LSB 和 是 输入 仅有的. 当 使用 作 输出, inb1-9 是 这 LSBs 的 这
输出 总线, 和 inb9 是 这 msb 的 这些 位.
out9-27 O 19 MSBs 的 输出 总线. 数据 format 是 也 unsigned 或者 二's complement 取决于 在 配置. OUT27
是 这 msb.
SHFTEN I 变换 使能. 这个 起作用的 低 输入 使能 clocking 的 数据 在 这 部分 和 shifting 的 数据 通过 这 Decimation
寄存器.
FWRD I 向前 ALU 输入 使能. 当 起作用的 低, 数据 从 这 向前 decimation path 是 输入 至 这 ALUs 通过
这 “a” 输入. 当 高, 这 “a” 输入 至 这 alus 是 zeroed.
RVRS I 反转 ALU 输入 使能. 当 起作用的 低, 数据 从 这 反转 decimation path 是 输入 至 这 ALUs 通过
这 “b” 输入. 当 高, 这 “b” 输入 至 这 alus 是 zeroed.
TXFR I 数据 转移 控制. 这个 起作用的 低 输入 switches 这 lifo 正在 读 在 这 反转 decimation path 和
这 lifo 正在 写 从 这 向前 decimation path (看 图示 1).
mux0-1 I adder/mux 控制. 这个 输入 控制 数据 流动 通过 这 输出 adder/mux. 表格 5 lists 这 各种各样的
配置.
CLK I 时钟. 所有 输入 除了 那些 有关联的 和 这 处理器 接口 (cin0-9, a0-8, wr) 和 这 输出 使能
(oel, oeh) 是 注册 用 这 rising 边缘 的 clk.
OEL I 输出 使能 低. 这个 三-状态 控制 使能 这 lsbs 的 这 输出 总线 至 inb1-9 当 oel 是 低.
OEH I 输出 使能 高. 这个 三-状态 控制 使能 out9-27 当 oeh 是 低.
ACCEN I accumulate 使能. 这个 起作用的 高 输入 准许 accumulation 在 这 fir cell accumulator. 一个 低 在 这个 输入
latches 这 fir accumulator 内容 在 这 输出 支持 寄存器 当 zeroing 这 反馈 通过 在 这
accumulator.
HSP43168
: 点此下载
