3-202
开始 逻辑
这 开始 逻辑 发生 一个 开始 信号 那 是 使用
内部 至 synchronously 开始 这 ddf. 如果
astartin 是
asserted (
startin 必须 是 系 高) 这 开始 逻辑
synchronizes 它 至 ck_在 用 翻倍 闭锁 这 信号 和
generating 这 信号
startout, 这个 是 显示 在 图示
8. 这
STARTOUT 信号 是 然后 使用 至 synchronously 开始
其它 ddfs 在 一个 multi-碎片 configuration (这
STARTOUT
信号 的 这 first ddf 将 是 系 至 这
startin 的 这
第二 ddf). 这 与非 门 显示 在 图示 8 然后
passes 这个 同步 信号 至 是 使用 在 碎片 至
提供 一个 同步的 开始. Once started, 这 碎片 需要
一个
重置 至 halt 运作.
当
STARTIN 是 asserted (astartin 必须 是 系 高) 这
与非 门 passes
startin 这个 是 使用 至 提供 这
内部的 开始, istart, 为 这 ddf. 当
重置 是 asserted
这 内部的 开始 信号 是 使保持 inactive, 因此 它 是 需要 至
assert 也
ASTARTIN 或者 STARTIN 在 顺序 至 开始 这 ddf.
这 定时 的 这 第一 有效的 数据_在 和 遵守 至
开始_在
是 显示 在 这 定时 波形.
在 使用
ASTARTIN 或者 STARTIN 一个 高 至 低 转变 必须
是 发现 用 这 rising 边缘 的 ck_在, 因此 这些
信号 必须 有 被 高 为 更多 比 一个 ck_在 循环
和 然后 带去 低.
这 fir 部分
这 第二 filter 在 这 顶 水平的 块 图解 是 一个 finite
impulse 回馈 (fir) filter 这个 执行 这 final
shaping 的 这 信号 spectrum 和 抑制 这 aliasing
组件 在 这 转变 带宽 的 这 hdf. 这个 使能
这 ddf 至 执行 filters 和 narrow 通过 bands 和
sharp 转变 bands.
这 fir 是 执行 在 一个 transversal 结构 使用 一个
单独的 乘法器/accumulator (mac) 和 内存 为 存储 的 这
数据 和 过滤 coefficients 作 显示 在 图示 9. 这 fir 能
执行 向上 至 512 symmetric taps 和 decimation 向上 至 16.
这 fir 是 分隔 在 2 sections: 这 fir filter 部分 和
这 fir 控制 逻辑.
coefficient 内存
这 系数 内存 stores 这 coefficients 为 这 电流 FIR
过滤 正在 执行. 这 coefficients 是 承载 在 这
系数 内存 在 这 控制 总线 (c_总线). 这
coefficients 是 写 在 这 系数 内存 sequentially,
开始 在 location 零. 它 是 仅有的 需要 至 写 一个 half
的 这 coefficients 当 symmetric 过滤 是 正在
执行, 在哪里 这 last 系数 至 是 写 在 是 这
中心 tap.
h_寄存器 2 (a1 = 1, a0 = 1)
图示 7.
ddf 控制 寄存器
(持续)
保留 h_growth h_stages
G5 G4 G3 G2 G1 G0 N2 N1 N0
h_stages
位 n0-n2 是 使用 至 选择 这 号码 的 stages 或者 顺序 的 这
HDF filter. 这 号码 那 是 编写程序 在 是 equal 至 这
必需的 号码 的 stages. 为 一个 5th 顺序 filter, h_stages
将 是 设置 equal 至 5.
h_growth
位 g0-g5 是 使用 至 选择 这 恰当的 数量 的 growth 位.
h_growth 是 计算 使用 这 下列的 等式:
h_growth = 50 - ceiling {h_stages x log (h
DEC
)/ log(2)}
在哪里 这 CEILING { } 意思 使用 这 next largest integer 的 这
结果 的 这 值 在 brackets 和 log 是 这 log 至 这 根基 10.
这 值 的 h_growth 代表 这 位置 的 这 LSB 在
这 输出 的 这 数据 shifter.
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
图示 8. 开始 逻辑
ck_在
重置
ISTART
STARTIN
STARTOUT
ASTARTIN
S
DQ
S
DQ
HSP43220
: 点此下载
