3-257
函数的 描述
这 hsp50210 数字的 costas 循环 (dcl) 包含 大多数 的
这 baseband 处理 功能 需要 至 执行 一个
数字的 costas 循环 demodulator. 这些 功能 包含
LO 一代/混合, matched filtering, agc, 运输车 阶段
和 频率 错误 发现, 定时 错误 发现, 运输车
循环 filtering, 位 同步 循环 filtering, 锁 发现,
acquisition/追踪 控制, 和 软 decision slicing 为
向前 错误 纠正 algorithms. 当 这 dcl 是
设计 至 工作 和 这 hsp50110 数字的 quadrature
Tuner (dqt) 作 一个 能变的 比率 PSK demodulator 为 satellite
demodulation, 功能 在 这 碎片 是 一般 至 许多
communications 接受者.
这 dcl 提供 这 处理 blocks 为 这 三
追踪 循环 commonly 建立 在 一个 数据 demodulator: 这
自动 增益 控制 (agc) 循环, 这 运输车 追踪
循环, 和 一个 标识 追踪 循环. 这 agc 循环 adjusts
为 输入 信号 电源 变化 造成 用 path 丧失 或者
信号-至-噪音 变化. 这 运输车 追踪 循环 removes
这 频率 和 阶段 uncertainties 在 这 运输车 预定的 至
振荡器 不精确 和 doppler. 这 标识 追踪
循环 removes 这 频率 和 阶段 uncertainties 在 这
数据 和 发生 一个 recovered 时钟 同步的 和 这
received 数据. 各自 循环 组成 的 一个 错误 探测器, 一个 循环
filter, 和 一个 频率 或者 增益 调整/控制. 这 agc
循环 是 内部的 至 这 dcl, 当 这 标识 和 运输车
追踪 循环 是 关闭 外部 至 这 dcl. 当 这
DCL 是 使用 一起 和 这 hsp50110, 这 追踪 循环
是 关闭 周围 这 baseband filtering 至 中心 这 信号
在 这 filter 带宽. 在 增加, 这 agc 函数 是
分隔 在 这 二 碎片 和 这 HSP50110 供应
这 coarse agc, 和 这 hsp50210 供应 这 fine 或者
final agc.
一个 顶 水平的 块 图解 的 这 hsp50210 是 显示 在
图示 1. 这个 图解 显示 这 主要的 blocks 和 这
multiplexers 使用 至 reconfigure 这 数据 path 为 各种各样的
architectures.
输入 控制
在-阶段 (i) 和 Quadrature (q) 数据 enters 这 部分 通过
这 输入 控制. 这 10-位 数据 enters 在 也 串行 或者
并行的 fashion 使用 也 二’s complement 或者 补偿
二进制的 format. 这 输入 模式 和 二进制的 format 是 设置 在 这
数据 path configuration 控制 寄存器, 位 14 和 15
(看 表格 14).
如果 并行的 输入 模式 是 选择, i 和 q 数据 是 clocked
在 这 部分 通过 iin0-9 和 qin0-9 各自. 数据
enters 这 处理 pipeline 当 这 输入 使能
(
同步) 是 抽样 “low” 用 这 处理 时钟 (clk). 这
使能 信号 是 pipelined 和 这 数据 至 这 各种各样的
处理 elements 至 降低 pipeline 延迟 在哪里
可能. 作 一个 结果, 这 pipeline 延迟 通过 这 agc,
运输车 追踪, 和 标识 追踪 循环 过滤 是
量过的 在 clks; 不 输入 数据 样本.
如果 串行 输入 模式 是 选择, 这 i 和 q 数据 enters 通过
这 iser 和 qser 管脚 使用 serclk 和 ssync. 这
beginning 的 一个 串行 文字 是 designated 用 asserting
ssync ‘high’ 一个 serclk 较早的 至 这 first 数据 位, 作
显示 在 图示 2. 在 这 下列的 serclk’s, 数据 是
shifted 在 这 寄存器 直到 所有 10 位 有 被 输入. 数据
shifting 是 然后 无能 和 这 内容 的 这 寄存器 是
使保持 直到 这 next assertion 的 ssync. 这 assertion 的 一个
ssync transfers 数据 在 这 处理 pipeline, 和 这
变换 寄存器 是 使能 至 接受 新 数据 在 这 下列的
serclk. 当 数据 是 transferred 至 这 处理
pipeline 用 ssync, 一个 处理 使能 是 发生 这个
跟随 这 数据 通过 这 pipeline. 这个 使能 准许 这
延迟 通过 处理 elements (像 这 循环 filters) 至 是
使减少到最低限度 自从 它们的 pipeline 延迟 是 表示 在 clks
不 ssync 时期.
便条: ssync 应当 不 是
asserted 为 更多 比 一个 serclk 循环.
输入 水平的 探测器
这 输入 水平的 探测器 发生 一个 一个-位 错误 信号 为
一个 外部 如果 agc filter 和 amplifier. 这 错误 信号 是
发生 用 comparing 这 巨大 的 这 输入 样本
至 一个 用户 可编程序的 门槛. 这 hi/lo 管脚 是 然后
驱动 “high” 或者 “low” 取决于 在 这 relationship 的 它的
巨大 至 这 门槛. 这 sense 的 这 hi/lo 管脚 是
可编程序的 所以 那 一个 巨大 exceeding 这 门槛
能 也 是 represented 作 一个 “high” 或者 “low” 逻辑 状态.
这 输入 水平的 探测器 (hi/lo 输出) 门槛 和 这
sense 是 设置 用 这 数据 path configuration 控制
寄存器 位 16-23 和 13 (看 表格 14).
便条: 这 输入
水平的 探测器 是 典型地 不 使用 在 产品
这个 使用 这 hsp50210 和 这 hsp50110.
这 高/低 输出 能 是 整体的 用 一个 外部 循环
filter 至 关闭 一个 agc 循环. 使用 这个 方法, 这 增益 的
这 循环 forces 这 median 巨大 的 这 输入 样本
至 这 门槛. 当 这 巨大 的 half 的 这 样本
是 在之上 这 门槛 (和 half 是 在下), 这 错误 信号 是
整体的 至 零 用 这 循环 filter.
这 巨大 的 这 complex 输入 是 estimated 用:
iser/
MSB
MSB
SERCLK
SSYNC
QSER
便条: 数据 必须 是 承载 msb first.
图示 2. 串行 输入 定时 为 ISER 和 QSER 输入
ssync leads 1st 数据 位
mag (i, q) I 0.375 Q 如果 i q 和
>×
+=
mag (i, q) Q 0.375 I 如果 q I
>×
+=
(eq. 1)
HSP50210
: 点此下载
