函数的 描述
运作 模式
所有 这 运作 模式 是 显示 在 这 表格 下列的.
模式 CE oe/vpp A0 A9 输出
读 V
IL
V
IL
x (2) X Dout
输出 使不能运转 V
IL
V
IH
X X 高 z
备用物品 (ttl) V
IH
X X X 高 z
备用物品 (cmos) V
CC
±
0.3v X X X 高 z
程序 V
IL
V
PP
XX D
在
程序 核实 V
IL
V
IL
XX D
输出
产品 inhibit V
IH
V
PP
X X 高 z
生产者 代号 (3) V
IL
V
IL
V
IL
V
H
(1) 1C
设备 代号 (3) V
IL
V
IL
V
IH
V
H
(1) 83
注释: (1) v
H
= 12.0v
±
0.5v
(2) x=也 v
IH
或者 v
IL
(3) 为 生产者 代号 和 设备 代号, a1=v
IH
, 当 a1=v
IL
, 两个都 代号 将 读 7f
程序编制 的 这 ht27lc512
当 这 ht27lc512 是 delivered, 这 碎片 有
所有 512k 位 在 这 “one”, 或者 高 状态.
“zeros” 是 承载 在 这 ht27lc512
通过 这 程序 的 程序编制.
这 程序编制 模式 是 entered 当
12.2
±
0.2v 是 应用 至 这oe/vpp 管脚 和CE
是 在 v
IL
. 为 程序编制, 这 数据 至 是
编写程序 是 应用 和 8 位 在 并行的 至
这 数据 管脚.
这 程序编制 flowchart 在 图示 3. 显示
这 快 interactive 程序编制 algorithm.
这 interactive algorithm 减少 程序-
ming 时间 用 使用 30
µ
s 至 105
µ
s 程序编制
脉冲 和 给 各自 地址 仅有的 作 许多
脉冲 作 是 需要 在 顺序 至 reliably pro-
gram 这 数据. 之后 各自 脉冲波 是 应用 至 一个
给 地址, 这 数据 在 那 地址 是 veri-
fied. 如果 这 数据 是 不 核实, 额外的 脉冲
是 给 直到 它 是 核实 或者 直到 这 maxi-
mum 号码 的 脉冲 是 reached. 这个 处理
是 重复的 当 sequencing 通过 各自 ad-
dress 的 这 ht27lc512. 这个 部分 的 这 pro-
gramming algorithm 是 carried 在 v
CC
=5.8v 至
使确信 那 各自 非易失存储器 位 是 编写程序 至
一个 sufficiently 高 门槛 电压. 这个 en-
sures 那 所有 位 有 sufficient 余裕. 之后
这 最终 地址 是 完成, 这 全部
非易失存储器 记忆 是 读 在 v
CC
=V
PP
=5.25
±
0.25v
至 核实 这 全部 记忆.
程序 inhibit 模式
程序编制 的 多样的 ht27lc512 在 paral-
lel 和 不同的 数据 是 也 容易地 accom-
plished 用 使用 这 程序 inhibit 模式.
除了 为
ce, 所有 像 输入 的 这 并行的
ht27lc512 将 是 一般. 一个 ttl 低-水平的
程序 脉冲波 应用 至 一个 ht27lc512
CE
输入 和
oe/vpp=12.2
±
0.2v 将 程序 那
ht27lc512. 一个 高-水平的
ce 输入 inhibits 这
其它 ht27lc512 从 正在 编写程序.
程序 核实 模式
verification 应当 是 执行 在 这 pro-
grammed 位 至 决定 whether 它们 是
correctly 编写程序. 这 verification 应当
是 执行 和
oe/vpp 和ce 在 v
IL
. 数据
应当 是 核实 在 t
DV
之后 这 下落 边缘
的
ce.
HT27LC512
6 6th 将 ’99
: 点此下载
