HT82V26
rev. 1.50 5 六月 24, 2004
函数的 描述
Integral 非线性的 (inl)
Integral 非线性的 错误 谈及 至 这 背离 的 各自 在
-
dividual 代号 从 一个 线条 描绘 从 零 规模 通过
一个 积极的 全部 规模. 这 要点 使用 作 零 规模 occurs
1
/
2 LSB 在之前 这 第一 代号 转变. 一个 积极的 全部
规模 是 定义 作 一个 水平的 1
/
2 LSB 在之外 这 last 代号
转变. 这 背离 是 量过的 从 这 middle 的
各自 particular 代号 至 这 真实 笔直地 线条.
差别的 非线性的 (dnl)
一个 完美的 模数转换器 exhibits 代号 transitions 那 是 exactly 1
LSB apart. DNL 是 这 背离 从 这个 完美的 值.
因此 每 代号 必须 有 一个 finite 宽度. 非 missing
代号 有保证的 为 这 16-位 决议 indicates 那
所有 这 65536 代号 各自, 是 呈现 在 这
在-所有 运行 范围.
补偿 错误
这 第一 模数转换器 代号 转变 应当 出现 在 一个 水平的 1
/
2
LSB 在之上 这 名义上的 零 规模 电压.
这 补偿 错误 是 这 背离 的 这 真实的 第一 代号
转变 水平的 从 这 完美的 水平的.
增益 错误
这 last 代号 转变 应当 出现 为 一个 相似物
值 的 1
/
2 LSB 在下 这 名义上的 全部-规模 电压.
增益 错误 是 这 背离 的 这 真实的 区别 是
-
tween 这 第一 和 这 last 代号 transitions 和 这 完美的
区别 在 这 第一 和 这 last 代号 transi
-
tions.
Aperture 延迟
这 aperture 延迟 是 这 时间 延迟 那 occurs 当 一个
抽样 边缘 是 应用 至 这 HT82V26 直到 这 真实的
样本 的 这 输入 信号 是 使保持. 两个都 CDSCLK1 和
CDSCLK2 样本 这 输入 信号 在 这 转变
从 高 至 低, 所以 这 aperture 延迟 是 量过的 从
各自 时钟
s 下落 边缘 至 这 instant 这 真实的 inter
-
nal 样本 是 带去.
内部的 寄存器 描述
寄存器
名字
地址 数据 位
A2 A1 A0 D8 D7 D6 D5 D4 D3 D2 D1 D0
配置 0000013-ch
CDS
在
Clamp
电压
使能
电源
向下
输出
延迟
1 字节 输出
MUX 0010
rgb/
BGR
Red 绿色 蓝
延迟
使能
CDSCLK1
延迟
CDSCLK2
延迟
ADCCLK
延迟
RedPGA 010000MSB LSB
绿色 PGA 011000MSB LSB
蓝 PGA 100000MSB LSB
Red 补偿 1 0 1 MSB LSB
绿色 补偿 1 1 0 MSB LSB
蓝 补偿 1 1 1 MSB LSB
内部的 寄存器 编排
配置 寄存器
这 配置 寄存器 控制 这 HT82V26
s 运行 模式 和 偏差 水平. 位 D6 应当 总是 是 设置 高.
位 D5 将 配置 这 HT82V26 为 这 3-频道 (高) 模式 的 运作. 设置 这 位 D4 高 将 使能 这
CDS 模式 的 运作, 和 设置 这个 位 低 将 使能 这 SHA 模式 的 运作.
位 D3 sets 这 直流 偏差 水平的 的 这 HT82V26
s 输入 clamp. 这个 位 应当 总是 是 设置 高 为 这 4V clamp 偏差, un
-
较少 一个 CCD 和 一个 重置 喂养 通过 瞬时 exceeding 2V 是 使用. 设置 这 位 D3 低, 这 clamp 电压 是 3v. 位
D2 控制 这 电源-向下 模式. 设置 位 D2 高 将 放置 这 HT82V26 在 一个 非常 低 电源
睡眠
模式. 所有
寄存器 内容 是 retained 当 这 HT82V26 是 在 这 电源-向下 状态. 设置 位 D1 高 将 配置 这
HT82V26 为 这 数字的 输出 (d0~d7) 延迟 2ns. 位 D0 控制 这 输出 模式 的 这 ht82v26. 设置 位 D0 高
将 使能 一个 单独的 字节 输出 模式 在哪里 仅有的 8 MSBs 的 这 16b 模数转换器 是 输出. 如果 位 D0 是 设置 低, 然后 这 16b 模数转换器
输出 是 多路复用 在 二 字节.
: 点此下载
