HV9120NG_集成电路资料查询网

4
关闭 重置 输出
H H 正常的 运作
HH
→
L 正常的 运作, 非 改变
L H 止, 不 latched
L L 止, latched
L
→
H L 止, latched, 非 改变
真实 表格
关闭 定时 波形
函数的 块 图解
V
DD
50%
0
t
d
输出
Sense
1.5v
0
t
SD
50%
90%90%
V
DD
输出
0
关闭
V
DD
0
t
LW
50%
50%
t
SW
50%
50%
t
RW
重置
0
V
DD
关闭
0
V
DD
50%
t
R
, t
F
≤
10ns
t
F
≤
10ns
t
R
≤
10ns
hv9120/hv9123
+
–
+
–
+
–
REF
GEN
+
–
+
–
Modulator
比较器
OSC
R
S
Q
电流 限制
比较器
9120
竞赛 释放
OSC
在
OSC
输出
FB
V
REF
偏差
V
DD
+V
在
前-调整器/startup
8.6v
8.1v
欠压
比较器
S
R
Q
V
DD
关闭
重置
-
V
Sense
在
输出
错误
放大器
4V
至
内部的
电路
1.2v
电流
来源
至 v
DD
2V
TQ
9123
5 (6)
6 (8)
4 (5)
12 (16)
13 (17)
1 (3)
7 (9)
16 (20)
11 (14)
15 (19)
14     (18) 10     (12) 9      (11) 8      (10)
管脚 号码 在 parentheses 是 为 plcc 包装.

标　题:
内　容:
用户名:

手机号:	(*未登录用户需填写手机号,手机号不公开,可用于网站积分.)

本平台电子爱好着纯手工中文简译:	截至2020/5/17日,支持英文词汇500个

4 关闭重置输出 H H 正常的运作 HH → L 正常的运作, 非改变 L H 止, 不 latched L L 止, latched L → H L 止, latched, 非改变真实表格关闭定时波形函数的块图解 V DD 50% 0 t d 输出 Sense 1.5v 0 t SD 50% 90%90% V DD 输出 0 关闭 V DD 0 t LW 50% 50% t SW 50% 50% t RW 重置 0 V DD 关闭 0 V DD 50% t R , t F ≤ 10ns t F ≤ 10ns t R ≤ 10ns hv9120/hv9123 + – + – + – REF GEN + – + – Modulator 比较器 OSC R S Q 电流限制比较器 9120 竞赛释放 OSC 在 OSC 输出 FB V REF 偏差 V DD +V 在前-调整器/startup 8.6v 8.1v 欠压比较器 S R Q V DD 关闭重置 - V Sense 在输出错误放大器 4V 至内部的电路 1.2v 电流来源至 v DD 2V TQ 9123 5 (6) 6 (8) 4 (5) 12 (16) 13 (17) 1 (3) 7 (9) 16 (20) 11 (14) 15 (19) 14 (18) 10 (12) 9 (11) 8 (10) 管脚号码在 parentheses 是为 plcc 包装.

	电话：13410210660 QQ : 84325569
	联系方式： E-mail:CaiZH01@163.com