rev 0.7 / apr. 2005 8
初步的
hy27uf(08/16)1g2m 序列
hy27sf(08/16)1g2m 序列
1gbit (128mx8bit / 64mx16bit) 与非 flash
1
.2 管脚 描述
管脚 名字 描述
io0-io7
io8-io15(1)
数据 输入/输出
这 io 管脚 准许 至 输入 command, 地址 和 data 和 至 输出 数据 在 读 / 程序
行动. 这 输入 是 latched 在 这 rising 边缘的 写 使能 (we#). 这 i/o 缓存区 float 至
高-z 当 这 设备 是 deselected 或者 这 输出 是 无能.
CLE
command 获得 使能
这个 输入 activates 这 闭锁 的这 io 输入 inside 这 command寄存器 在 这 rising 边缘 的
写 使能 (we#).
ALE
地址 获得 使能
这个 输入 activates 这 闭锁 的 这 io 输入inside 这 地址 寄存器 在 这 rising 边缘 的
写 使能 (we#).
CE#
碎片 使能
这个 输入 控制 这 选择的 这 设备. 当 这 设备 是 busy ce# 低 做 不 deselect
这 记忆.
WE#
写 使能
这个 输入 acts 作 时钟 至 获得 command, address 和 数据. 这 io 输入 是 latched 在 这 上升
边缘 的 we#.
RE#
读 使能
这 re# 输入 是 这 串行 数据-输出 控制, 和 when 起作用的 驱动 这 数据 面向 这 i/o 总线. 数据
是 有效的 trea 之后 这 下落 边缘 的 re# 这个 al所以 increments 这 内部的 column 地址 计数器
用 一个.
WP#
写 保护
这 wp# 管脚, 当 低, 提供 一个 硬件保护 相反 undesired modify (程序 /
擦掉) 行动.
RB#
准备好 busy
这 准备好/busy 输出 是 一个 打开 流 管脚 那 信号 这 状态 的 这 记忆.
VCC
供应 电压
这 vcc 供应 这 电源 为 所有 这 行动 (读, 写, 擦掉).
VSS 地面
NC 不 连接
前
至 使能 电源 在 自动 读. 当 前 是 一个 逻辑 高, 电源 在 自动 读 模式 是 使能, 和
当 前 是 一个 逻辑 低, 电源 自动 读 模式 是无能. 电源 在 自动 读 模式 是 有
仅有的 在 3.3v 设备.
不 使用 电源-在 自动-读, connect 它 vss 或者 leave 它 n.c.
表格 2: 管脚 描述
便条:
1. 为 x16 版本 仅有的
2. 一个 0.1uf 电容 应当 是 连接ed 在 这 vcc 供应 电压 管脚 和 这 vss 地面 管脚 至 分离
这 电流 surges 从 这 电源 供应. 这 pcb 追踪widths 必须 是 sufficient 至carry 这 电流 必需的
在 程序 和 擦掉 行动.
: 点此下载
