HY628100B序列
Rev12/Apr.2001
6
写 循环 1(1,4,5,8)(/我们 控制)
写 循环 2(便条1,4,5,8)(/cs1, cs2 控制)
Notes:
1. 一个 写 occurs在 这 overlap 的 一个 低/我们,一个 低/cs1 和 一个 高 cs2.
2. twr 是 量过的 从 这 早期 的 /cs1或者 /我们 going 高或者 cs2 going 低至 这 终止 的
写 循环.
3. 在 这个 时期, i/o 管脚 是 在 这 输出 状态 所以 那 这 输入 信号 的 opposite 阶段 至 这
输出 必须 不 是 应用.
4. 如果 这 这 /cs1低 转变和 cs2 高 转变出现 同时发生地 和 这 /我们 低 转变
或者 after 这 /我们转变, 输出 仍然是 在 一个 高 阻抗 状态.
6. q(数据 输出) 是 这 一样 阶段 和 这 写 数据 的 这个 写 循环.
7. q(数据 输出) 是 这 读 数据 的 这 next 地址.
8. 转变 是 量过的+200mv 从 稳步的 状态.
这个 parameter 是 抽样 和 不 100% 测试.
9./cs1在 高 为 这 备用物品, 低 为 起作用的
cs2 在低为 这 备用物品,高为 起作用的
数据 有效的
地址
数据
输出
/CS1
CS2
/我们
tWC
tCW
tWR(2)
tAW
tWP
数据 在 高-Z
tAS
tWHZ(3,7)
tDW tDH
至W
(5)
(6)
数据 有效的
地址
数据
输出
/CS1
CS2
/我们
tWC
tCW
tWR
(2)
tAW
tWP
数据 在
tDW tDH
高-z
高-z
tAS
: 点此下载
