ispLSI
®
2128VE
3.3v 在-系统 可编程序的
superfast™ 高 密度 pld
2128ve_08
1
特性
• superfast 高 密度 在-系统
可编程序的 逻辑
— 6000 pld 门
— 128 和 64 i/o 管脚 版本, 第八 专心致志的 输入
— 128 寄存器
— 高 速 global interconnect
— 宽 输入 gating 为 快 counters, 状态
machines, 地址 decoders, 等
— 小 逻辑 块 大小 为 随机的 逻辑
— 100% 函数的, 电子元件工业联合会 和 引脚 兼容
和 isplsi 2128v 设备
• 3.3v 低 电压 2128 architecture
— 接口 和 标准 5v ttl 设备
• 高 效能 e
2
CMOS
®
技术
—
f
最大值
= 250mhz 最大 运行 频率
—
t
pd
= 4.0ns 传播 延迟
— 用电气 可擦掉的 和 reprogrammable
— 非-易变的
— 100% 测试 在 时间 的 制造
— unused 产品 期 关闭 saves 电源
• 在-系统 可编程序的
— 3.3v 在-系统 programmability (isp™) 使用
boundary scan 测试 进入 端口 (tap)
— 打开-流 输出 选项 为 有伸缩性的 总线 接口
能力, 准许 容易 implementation 的 连线的-
或者 总线 arbitration 逻辑
— 增加 制造 产量, 减少 时间-至-
market 和 改进 产品 质量
— reprogram 焊接 设备 为 faster prototyping
• 100% ieee 1149.1 boundary scan testable
• 这 使容易 的 使用 和 快 系统 速 的
plds 和 这 密度 和 flexibility 的 fpgas
— 增强 管脚 locking 能力
— 三 专心致志的 时钟 输入 管脚
— 同步的 和 异步的 clocks
— 可编程序的 输出 回转 比率 控制
— 有伸缩性的 管脚 placement
— 优化 global routing pool 提供 global
Interconnectivity
• ispdesignexpert™ – 逻辑 compiler 和 com-
plete isp 设备 设计 系统 从 hdl
综合 通过 在-系统 程序编制
— 更好的 质量 的 结果
— tightly 整体的 和 leading cae vendor tools
— productivity enhancing 定时 分析器, explore
tools, 定时 simulator 和 ispanalyzer™
— pc 和 unix platforms
函数的 块 diagram*
描述
这 isplsi 2128ve 是 一个 高 密度 可编程序的
逻辑 设备 有 在 128 和 64 i/o-管脚 版本.
这 设备 包含 128 寄存器, 第八 专心致志的
输入 管脚, 三 专心致志的 时钟 输入 管脚, 二 dedi-
cated global oe 输入 管脚 和 一个 global routing pool
(grp). 这 grp 提供 完全 interconnectivity
在 所有 的 这些 elements. 这 isplsi 2128ve
特性 在-系统 programmability 通过 这 bound-
ary scan 测试 进入 端口 (tap) 和 是 100% ieee
1149.1 boundary scan testable. 这 isplsi 2128ve
提供 非-易变的 reprogrammability 的 这 逻辑, 作 好
作 这 interconnect 至 提供 truly reconfigurable sys-
tems.
这 基本 单位 的 逻辑 在 这 isplsi 2128ve 设备 是 这
generic 逻辑 块 (glb). 这 glbs 是 labeled a0, a1
.. d7 (看 图示 1). 那里 是 一个 总的 的 32 glbs 在 这
isplsi 2128ve 设备. 各自 glb 是 制造 向上 的 四
macrocells. 各自 glb 有 18 输入, 一个 可编程序的
和/或者/独有的 或者 排列, 和 四 输出 这个 能
是 配置 至 是 也 combinatorial 或者 注册.
输入 至 这 glb 来到 从 这 grp 和 专心致志的
输入. 所有 的 这 glb 输出 是 brought 后面的 在 这
grp 所以 那 它们 能 是 连接 至 这 输入 的 任何
glb 在 这 设备.
global routing pool (grp)
输出 routing pool (orp) 输出 routing pool (orp)
输出 routing pool (orp) 输出 routing pool (orp)
输出 routing pool (orp) 输出 routing pool (orp)
clk 0
输出 routing pool (orp) 输出 routing pool (orp)
clk 1
clk 2
逻辑
排列
GLB
DQ
DQ
DQ
DQ
0139a/2128ve
C7
C6
C5
C4
C3
C2
C1
C0
D3
D2
D1
D0
D7
D6
D5
D4
B4
B5
B6
B7
B0
B1
B2
B3
A0
A1
A2
A3
A4
A5
A6
A7
*128 i/o 版本 显示
版权 © 2000 lattice 半导体 corp. 所有 brand 或者 产品 names 是 商标 或者 注册 商标 的 它们的 各自的 holders. 这 规格 和 信息 在此处 是 主题
至 改变 没有 注意.
lattice 半导体 corp., 5555 northeast moore ct., hillsboro, oregon 97124, 美国
九月 2000
电话. (503) 268-8000; 1-800-lattice; 传真 (503) 268-8556; http://www.latticesemi.com
: 点此下载
