2
进步 信息
i960
®
rx i/o 处理器 在 3.3 v
2.0 函数的 overview
作 表明 在图示 1, 这 80960rx 结合
许多 特性 和 这 80960jf 至 create 一个 intelli-
gent i/o 处理器. subsections 下列的 这 图示
briefly describe 这 主要的 特性; 为 详细地 func-
tional 描述, 谈及 至 这
i960
®
rp micropro-
cessor 用户’s 手册
(272736).
这 pci 总线 是 一个 工业 标准, 高 perfor-
mance, 低 latency 系统 总线 那 运作 向上 至
132 mbyte/s. 这 80960rx, 一个 multi-函数 pci
设备, 是 全部地 一致的 和 这
pci local 总线
规格
修订 2.1. 函数 0 是 这 pci-至-
pci 桥 单位; 函数 1 是 这 地址 转变
单位.
这 pci-至-pci 桥 单位 是 这 连接 path
在 二 独立 32-位 pci buses 和
提供 这 能力 至 克服 pci 电的 加载
限制. 这 增加 的 这 i960 核心 处理器 brings
intelligence 至 这 桥.
这 80960rx, 物体 代号 兼容 和 这 i960
核心 处理器, 是 有能力 的 sustained 执行 在
这 比率 的 一个 操作指南 每 时钟.
这 local 总线, 一个 32-位 多路复用 burst 总线, 是 一个
高-速 接口 至 系统 记忆 和 i/o. 一个
全部 complement 的 控制 信号 使简化 这
连接 的 这 80960rx 至 外部 组件.
物理的 和 logical 记忆 attributes 是
编写程序 通过 记忆-编排 控制 寄存器
(mmrs), 一个 extension 不 建立 在 这 i960 kx, sx
或者 cx processors. 物理的 和 logical 配置
寄存器 使能 这 处理器 至 运作 和 所有
结合体 的 总线 宽度 和 数据 物体 排整齐-
ment.
图示 1. i960
®
rx i/o 处理器 在 3.3 v 函数的 块 图解
pci-至-pci
桥 单位
i
960
®
JF
核心
处理器
Secondary
pci arbitration
单位
secondary pci 总线
primary pci 总线
local 记忆
I
2
c 总线
接口 单位
记忆
控制
内部的
Arbitration
I
2
c 串行 总线
i/o apic 总线
接口 单位
i/o apic 总线
地址
转变
单位
二 dma
途径
地址
转变
单位
一个 dma
频道
Message
单位
local 总线
primary atu
secondary atu
: 点此下载
