飞利浦 半导体
SC16C652B
双 uart 和 32-字节 fifos 和 irda encoder/解码器
产品 数据 rev. 03 — 10 12月 2004 12 的 44
9397 750 14452
© koninklijke 飞利浦 electronics n.v. 2004. 所有 权利 保留.
6.8 可编程序的 波特 比率 发生器
这 sc16c652b 支持 高 速 modem 科技 那 有 增加
输入 数据 比率 用 employing 数据 压缩 schemes. 为 例子, 一个 33.6 kbit/s
modem 那 雇用 数据 压缩 将 需要 一个 115.2 kbit/s 输入 数据 比率.
一个 128.0 kbit/s isdn modem 那 支持 数据 压缩 将 需要 一个 输入
数据 比率 的 460.8 kbit/s. 这 sc16c652b 能 支持 一个 标准 数据 比率 的
921.6 kbit/s.
一个 单独的 波特 比率 发生器 是 提供 为 这 传输者 和 接受者, 准许
独立 tx/rx 频道 控制. 这 可编程序的 波特 比率 发生器 是
有能力 的 运行 和 一个 频率 的 向上 至 80 mhz. 至 获得 最大 数据 比率,
它 是 需要 至 使用 全部 栏杆 摆动 在 这 时钟 输入. 这 sc16c652b 能 是
configured 为 内部的 或者 外部 时钟 运作. 为 内部的 时钟 振荡器
运作, 一个 工业 标准 微处理器 结晶 是 连接 externally
在 这 xtal1 和 xtal2 管脚. alternatively, 一个 外部 时钟 能 是
连接 至 这 xtal1 管脚 至 时钟 这 内部的 波特 比率 发生器 为 标准 或者
custom 比率 (看 Tabl e 6 ).
这 发生器 divides 这 输入 16
×
时钟 用 任何 divisor 从 1 至 2
16
−
1. 这
sc16c652b divides 这 基本 外部 时钟 用 16. 这 基本 16
×
时钟 提供
表格 比率 至 支持 标准 和 custom 产品 使用 这 一样 系统
设计. 这 比率 表格 是 configured 通过 这 dll 和 dlm 内部的 寄存器 功能.
customized 波特 比率 能 是 达到 用 selecting 这 恰当的 divisor 值 为
这 msb 和 lsb sections 的 波特 比率 发生器.
程序编制 这 波特 比率 发生器 寄存器 dlm (msb) 和 dll (lsb)
提供 一个 用户 能力 为 selecting 这 desired final 波特 比率. 这 例子 在
Table 6显示 这 可选择的 波特 比率 表格 有 当 使用 一个 1.8432 MHz
外部 时钟 输入.
图 4. 结晶 振荡器 连接.
002aaa586
X1
1.8432 mhz
C1
22 pf
C2
47 pf
XTAL1
XTAL2
X1
1.8432 mhz
C1
22 pf
C2
33 pf
XTAL1
XTAL2
1.5 k
Ω
: 点此下载
