9-26
icm7231 家族 描述
这 icm7231 驱动 显示 和 8 七-段 digits 和
二 独立 annunciators 每 数字, accepting 六 数据
位 和 三 数字 地址 位 从 并行的 输入 控制
用 一个 碎片 选择 输入. 这 数据 位 是 subdivided 在 四
二进制的 代号 位 和 二 annunciator 控制 位.
这 icm7232 驱动 10 七-段 digits 和 二 inde-
pendent annunciators 每 数字. 至 写 在 这 显示, 六
位 的 数据 和 四 位 的 数字 地址 是 clocked serially
在 一个 变换 寄存器, 然后 解码 和 写 至 这 显示.
输入 水平 是 ttl 兼容, 和 这 数据 accepted
输出 在 这 串行 输入 设备 将 驱动 一个 lsttl 加载.
这 intermediate 电压 水平 需要 至 驱动 这 dis-
播放 合适的 是 发生 用 一个 在-碎片 电阻 string,
和 这 输出 的 一个 totally 自-包含 在-碎片 振荡器 是
使用 至 发生 所有 显示 定时. 所有 设备 在 这个 家族
有 被 fabricated 使用 intersil’ maxcmos
处理
和 所有 输入 是 保护 相反 静态的 释放.
triplexed (
1
/
3
多路复用) liquid 结晶 显示
图示 4 显示 这 连接 图解 为 一个 典型
7-段 显示 和 二 annunciators 此类 作 将 是
使用 和 一个 icm7231 或者 icm7232 numeric 显示 驱动器.
图示 5 显示 这 电压 波形 的 这 一般 线条
和 一个 段 线条, 选择 为 这个 例子 至 是 这 “a,
g, d” 段 线条. 这个 线条 intersects 和 bp1 至 表格 这
“a” 段, bp2 至 表格 这 “g” 段 和 bp3 至 表格
这 “d” 段. 图示 5 也 显示 这 波形 的 这 “a,
g, d” 段 线条 为 四 不同的 开关 结合体 的
这 “a”, “g” 和 “d” 部分. 各自 intersection (段 或者
annunciator) acts 作 一个 电容 从 段 线条 至
一般 线条, 显示 schematically 在 图示 6. 图示 7
显示 这 电压 横过 这 “g” 段 为 这 一样 四
结合体 的 开关 部分 使用 在 图示 5.
图示 3. icm7232 输入 定时 图解, leaving 两个都 annunciators 止
定时 图解
数据
时钟
输入
数据
输入
写
输入
resets 变换 寄存器
和 输入 控制
逻辑 当 数据
accepted 高
decodes 和 stores
数据, resets 变换
寄存器 和 逻辑
当 数据 accepted
是 低
做 不 小心
t
CI
t
CI
t
DS
t
DH
t
WLL
t
WP
数据
ACCEPTED
输出
1 2 3 7 8
BD0
数据
有效的
t
CWS
t
WP
t
ODH
t
ODI
BD1
数据
有效的
BD2
数据
有效的
A2
数据
有效的
A3
数据
有效的
AN1
ENTER
第一
AN2 BD0 BD1 BD2 BD3 A0 A1 A2 A3
ENTER
LAST
icm7232 写 顺序
一个
b
c
d
f
g
e
BP1
BP2
BP3
一个
2
一个
1
backplane 连接
一个
b
c
d
f
g
e
段 线条
一个
2
一个
1
段 线条 连接
图示 4. 连接 图解 为 典型
7-段 显示
icm7231, icm7232
MAXCMOS
是 一个 注册 商标 的 intersil 公司.
: 点此下载
