LOCO™
pll 时钟 乘法器
mds 501 k
2
修订 071304
整体的 电路 系统
●
525 race 街道, san jose, ca 95126
●
电话 (408) 297-1201
●
www.icst.com
ICS501
管脚 分派 时钟 输出 表格
0 = 连接 直接地 至 地面
1 = 连接 直接地 至 vdd
m = leave unconnected (floating)
一般 输出 频率 examples (mhz)
管脚 描述
x1/ICLK
VDD
地
OE
S1
S0
CLK
X21
2
3
4
8
7
6
5
8 管脚 (150 mil) soic
S1 S0 CLK 最小 输入
0 0 4x 输入 每 页 4
0 M 5.3125x 输入 20 mhz
0 1 5x 输入 每 页 4
M 0 6.25x 输入 4 mhz
M M 2x 输入 每 页 4
M 1 3.125x 输入 8 mhz
1 0 6x 输入 每 页 4
1 M 3x 输入 每 页 4
1 1 8x 输入 每 页 4
输出 20 24 30 32 33.33 37.5 40 48 50 60 62.5
输入
10 12 10 16 16.66 12 10 12 16.66 10 20
选择 (s1, s0)
m, m m, m 1, m m, m m, m m, 1 0, 0 0, 0 1, m 1, 0 m, 1
输出 64 66.66 72 75 80 83.33 90 100 106.25 120 125
输入
16 16.66 12 12 10 16.66 15 20 20 15 20
选择 (s1, s0)
0, 0 0, 0 1, 0 m, 0 1, 1 0, 1 1, 0 0, 1 0, m 1, 1 m, 0
管脚
号码
管脚
名字
管脚
Type
管脚 描述
1 xi/iclk 输入 结晶 连接 或者 时钟 输入.
2 VDD 电源 连接 至 +3.3 v 或者 +5 v.
3 地 电源 连接 至 地面.
4 S1 触发-水平的 iinput 选择 1 为 输出 clock. 连接 至 地 或者 vdd 或者 float.
5 CLK 输出 时钟 输出 每 表格 在之上.
6 S0 触发-水平的 输入 选择 0 为 输出 时钟. 连接 至 地 或者 vdd 或者 float.
7 OE 输入 输出 使能. 触发-states clk 输出 当 低. 内部的 拉-向上.
8 X2 输出 结晶 连接. leave unconnected 为 时钟 输入.