tlc2551, tlc2552, tlc2555
5 v, 低 电源, 12-位, 400 ksps,
串行 相似物-至-数字的 转换器 和 autopower 向下
slas276 –march 2000
3
邮递 办公室 盒 655303
•
达拉斯市, 德州 75265
终端 功能
TLC2551
终端
i/o 描述
名字 非.
i/o 描述
AIN 4 I 相似物 输入 频道
CS 1 I 碎片 选择. 一个 高-至-低 转变 在 这 cs输入 removes sdo 从 3-状态 在里面 一个 最大 建制 时间.
CS
能 是 使用 作 这 fs 管脚 当 一个 专心致志的 串行 端口 是 使用. 如果 tlc2551 是 连结 至 一个 专心致志的 dsp 串行
端口, 这个 终端 能 是 grounded.
FS 7 I dsp 框架 同步 输入. indication 的 这 开始 的 一个 串行 数据 框架. 系 这个 终端 至 v
DD
如果 不 使用.
地 3 I 地面 返回 为 这 内部的 电路系统. 除非 否则 指出, 所有 电压 度量 是 和 遵守 至 地.
SCLK 5 I 输出 串行 时钟. 这个 终端 receives 这 串行 sclk 从 这 host 处理器.
SDO 8 O 这 3-状态 串行 输出 为 这 一个/d 转换 结果. sdo 是 保持 在 这 高-阻抗 状态 直到 cs下落 边缘.
这 输出 format 是 msb 第一.
当 fs 是 不 使用 (fs = 1 在 这 下落 边缘 的 cs): 这 msb 是 提交 至 这 sdo 管脚 之后 cs下落 边缘
和 输出 数据 是 有效的 在 这 下落 边缘 的 sclk.
当 fs 是 使用 (fs = 0 在 这 下落 边缘 的 cs
): 这 msb 是 提交 至 这 sdo 管脚 之后 这 下落 边缘 的
fs 或者 这 下落 边缘 的 cs
(whichever 发生 第一). 输出 数据 是 有效的 在 这 下落 边缘 的 sclk. (这个 是
典型地 使用 和 一个 起作用的 fs 从 一个 dsp).
V
DD
6 I 积极的 供应 电压
V
REF
2 I 外部 涉及 输入
tlc2552/55
终端
i/o 描述
名字 非.
i/o 描述
ain0 /ain(+) 4 I 相似物 输入 频道 0. (积极的 输入 为 tlv2555)
ain1/ain (–) 5 I 相似物 输入 频道 1 (inverted 输入 为 tlv2555)
cs/fs 1 I 碎片 选择/框架 同步. 一个 高-至-低 转变 在 这 cs/fs removes sdo 从 3-状态 在里面 一个 最大 延迟
时间.
地 3 I 地面 返回 为 这 内部的 电路系统. 除非 否则 指出, 所有 电压 度量 是 和 遵守 至 地.
SCLK 7 I 输出 串行 时钟. 这个 终端 receives 这 串行 sclk 从 这 host 处理器.
SDO 8 O 这 3-状态 串行 输出 为 这 一个/d 转换 结果. sdo 是 保持 在 这 高-阻抗 状态 当 cs/fs 是
高 和 presents 输出 数据 之后 这 cs
/fs 下落 边缘 直到 这 lsb 是 提交. 这 输出 format 是 msb
第一. sdo returns 至 这 hi-z 状态 之后 这 16
th
sclk. 输出 数据 是 有效的 在 这 下落 sclk 边缘.
V
DD
6 I 积极的 供应 电压
V
REF
2 I 外部 涉及 输入
详细地 描述
这 tlc2551/2/5 是 successive approximation (sar) adcs utilizing 一个 承担 redistribution dac. 图示 1
显示 一个 simplified 版本 的 这 模数转换器.
这 抽样 电容 acquires 这 信号 在 ain 在 这 抽样 时期. 当 这 转换 处理
开始, 这 sar 控制 逻辑 和 承担 redistribution dac 是 使用 至 增加 和 减去 fixed amounts 的 承担
从 这 抽样 电容 至 bring 这 比较器 在 一个 保持平衡 情况. 当 这 比较器 是
保持平衡, 这 转换 是 完全 和 这 模数转换器 输出 代号 是 发生.
: 点此下载
