5
IMP690A
IMP690A
, 692a
, 692a
, 802l, 802m, 805l
, 802l, 802m, 805l
应用 信息
重置 输出
它 是 重要的 至 initialize 一个 微处理器 至 一个 知道 状态 在
response 至 明确的 events 那 可以 create 代号 执行 errors
和 “lock-up”. 这 重置 输出 的 这些 supervisory 电路 send
一个 重置 脉冲波 至 这 微处理器 在 回馈 至 电源-向上,
电源-向下/电源-丧失 或者 一个 看门狗 时间-输出. 这 重置 脉冲波
宽度, t
RS
, 是 典型地 周围 200ms 和 是 低 为 这
imp690a, imp692a, imp802 和 高 为 这 imp805l.
电源-向上 重置 occurs 当 一个 rising v
CC
reaches 这 重置 thresh-
old, V
RT
, forcing 一个 重置 情况 在 这个 这 重置 输出 是
asserted 在 这 适合的 逻辑 状态 为 这 持续时间 的 t
RS
.
Figure 2
显示 这 重置 管脚 定时.
电源-丧失 或者 “brown-out” 重置 occurs 当 v
CC
dips 在下 这
reset 门槛 结果 在 一个 重置 assertion 为 这 持续时间 的 t
RS
.
这 重置 信号 仍然是 asserted 作 长 作 v
CC
是 在 v
RT
和 1.1v, 这 最低 v
CC
为 这个 这些 设备 能 提供 一个
有保证的 逻辑-低 输出. 至 确保 逻辑 输入 连接 至
这 imp690a/692a/802 重置 管脚 是 在 一个 知道 状态 当
V
CC
是 下面 1.1v, 一个 100k
Ω
拉-向下 电阻 在 重置 是 需要:
这 逻辑-高 imp805l 将 需要 一个 拉-向上 电阻 至 v
CC
.
一个 Watchdog 时间-输出 重置 occurs 当 一个 逻辑 “1” 或者 逻辑 “0” 是
continuously 应用 至 这 wdi 管脚 为 更多 比 1.6 秒.
之后 这 持续时间 的 这 重置 间隔, 这 看门狗 计时器 开始
一个 新 1.6 第二 定时 间隔; 这 微处理器 必须 维护
这 看门狗 输入 用 changing states 或者 用 floating 这 wdi 管脚
before 这个 间隔 是 finished. 如果 这 wdi 管脚 是 使保持 也 高
或者 低, 一个 重置 脉冲波 将 是 triggered 每 1.8 秒 (这 1.6
第二 定时 间隔 加 这 重置 脉冲波 宽度 t
RS
).
微处理器 接口.
这 imp690 有 逻辑-低 重置 输出 当 这 imp805 有
一个 inverted 逻辑-高 重置 输出. 微处理器 和 bi-
directional 重置 管脚 (69hc11 为 例子) 能 pose 一个 问题
当 这 supervisory 电路 和 这 微处理器 输出 管脚
attempt 至 go 至 opposite 逻辑 states. 这 问题 能 是
resolved 用 放置 一个 4.7k
Ω
电阻 在 这 重置 输出
和 这 微处理器 重置 管脚. 这个 是 显示 在
图示 3
. 自从
这 序列 电阻 限制 驱动 能力, 这 重置 信号 至 其它
设备 应当 是 缓冲.
+
+
+
+
+
+
+
+
V
CC
V
输出
1
7
5
3
PFI
WDI
地
V
BATT
8
2
6
4
PFO
imp690a, imp692a, imp802l, imp802m,
IMP805L
重置
(重置)
( ) imp805l
电池-switchover
电路
重置
发生器
看门狗
计时器
3.5v
1.25v
1.25v
0.8v
690a_03.eps
Figure 1. 块 图解
V
CC
V
输出
V
BATT
= pfi = 3.0v
I
输出
= 0ma
PFO
+5V
+5V
+0V
+0V
3.0v
+5V
+0V
+5V
+0V
+5V
+0V
( ) imp805l
3.0v
重置
(重置)
690a_04.eps
t
RS
Figure 2. 定时 图解
690a_05.eps
地 地
RESETRESET
V
CC
IMP690A
V
CC
4.7k
缓冲 重置 至 其它 系统 组件
Figure 3. 接合 和 bi-directional 微处理器
重置 输入
: 点此下载
