3-9
图示 16. demultiplexed 总线 配置
RES
地
82c84a/85
RDY
a8-a19
ad0-ad7
80C88
CPU
WR
RD
io/
M
mn/
MX
重置
准备好
CLK
V
CC
C1
C2
地
地
1
20
40
c1 = c2 = 0.1
µ
F
V
CC
V
CC
DEN
dt/
R
ALE
INTA
STB
OE
82C82
获得
T
OE
82C86
TRANSCEIVER
OE
hs-6616
cmos prom
CS RD WR
82CXX
PERIPHERALS
82C59A
中断
控制
地
V
CC
地址/数据
INTR
地址
数据
hm-65162
cmos prom
ir0-7
(1, 2 或者 3)
INT
EN
时钟
发生器
图示 17. 全部地 缓冲 系统 使用 总线 控制
RES
地
82c84a/85
RDY
a8-a19
ad0-ad7
80C88
CPU
S2
S1
S0
mn/
MX
重置
准备好
CLK
V
CC
C1
C2
地
地
1
20
40
c1 = c2 = 0.1
µ
F
地
V
CC
CLK
S0
S1
S2
DEN
dt/
R
ALE
MRDC
MWTC
AMWC
IORC
IOWC
AIOWC
INTA
82C88
STB
OE
82C82
获得
T
OE
82C86
TRANSCEIVER
NC
NC
OE
hs-6616
cmos prom
CS RD WR
82CXX
PERIPHERALS
82C59A
中断
控制
地
V
CC
地址/数据
INT
地址
数据
hm-65162
cmos prom
ir0-7
(1, 2 或者 3)
80C88