ST16C550
5
rev. 4.30
标识 管脚 信号 管脚 描述
40 44 48 类型
标识 描述
-ior 21 24 19 I 读 数据 strobe (起作用的 低 strobe). 一个 逻辑 0 在 这个 管脚
transfers 这 内容 的 这 st16c550 数据 总线 至 这 cpu.
连接 至 逻辑 1 当 使用 ior.
-iow 18 20 16 I 写 数据 strobe (起作用的 低 strobe). 一个 逻辑 0 在 这个 管脚
transfers 这 内容 的 这 cpu 数据 总线 至 这 addressed
内部的 寄存器. 连接 至 逻辑 1 当 使用 iow.
INT 30 33 30 O 中断 要求 (起作用的 高). 中断 是 使能 在 这
中断 使能 寄存器 (ier), 和 当 一个 中断 con-
dition exists. 中断 情况 包含: 接受者 errors,
有 接受者 缓存区 数据, transmit 缓存区 empty, 或者
当 一个 modem 状态 标记 是 发现.
-rxrdy 29 32 29 O receive 准备好. 当 运行 在 这 先进先出 模式, 一个 的
二 类型 的 dma signaling 能 是 选择 使用 这 先进先出
控制 寄存器 位-3. 当 运行 在 这 st16c450
模式, 仅有的 dma 模式 “0” 是 允许. 模式 “0” 支持
单独的 转移 dma 在 这个 一个 转移 是 制造 在
cpu 总线 循环. 模式 “1” 支持 multi-转移 dma 在
这个 多样的 transfers 是 制造 continuously 直到 这
接受者 先进先出 有 被 emptied. 在 dma 模式 “0” -rxrdy
是 低, 当 那里 是 在 least 一个 character 在 这 接受者
先进先出 或者 receive 支持 寄存器. 在 dma 模式 “1”, -rxrdy
是 低, 当 这 触发 水平的 或者 这 时间-输出 有 被
reached.
-txrdy 24 27 23 O transmit 准备好. 当 运行 在 这 先进先出 模式, 一个 的
二 类型 的 dma signaling 能 是 选择 使用 这 先进先出
控制 寄存器 位-3. 当 运行 在 这 st16c450
模式, 仅有的 dma 模式 “0” 是 允许. 模式 “0” 支持
单独的 转移 dma 在 这个 一个 转移 是 制造 在
cpu 总线 循环. 模式 “1” 支持 multi-转移 dma 在
这个 多样的 transfers 是 制造 continuously 直到 这
transmit 先进先出 有 被 filled.
-baudout 15 17 12 O 波特 比率 发生器 输出. 这个 管脚 提供 这 16x
时钟 的 这 选择 数据 比率 从 这 波特 比率 发生器.
这 rclk 管脚 必须 是 连接 externally 至 -baudout
当 这 接受者 是 运行 在 这 一样 数据 比率.
: 点此下载
